ZHCSZ22A October 2025 – December 2025 LM5066H
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
僅當(dāng)輸入電源電壓在可編程欠壓鎖定 (UVLO) 和過(guò)壓鎖定 (OVLO) 電平定義的工作范圍內(nèi)時(shí),LM5066Hx 才會(huì)啟用 MOSFET。VIN 端的 UVLO 閾值通常通過(guò)電阻分壓器網(wǎng)絡(luò)進(jìn)行設(shè)置。當(dāng) VIN 低于 UVLO 閾值時(shí),UVLO 引腳上的內(nèi)部 20μA 電流源激活,同時(shí) OVLO 上的電流源保持關(guān)斷。在這種情況下,GATEx 和 OUT 引腳之間的強(qiáng)下拉電流(10mA 或 1.5A)會(huì)使 MOSFET 保持關(guān)斷狀態(tài)。隨著 VIN 增加并將 UVLO 引腳電壓升高到其閾值以上,UVLO 上的 21μA 電流源會(huì)關(guān)閉。此操作會(huì)增加 UVLO 引腳上的電壓,從而提供遲滯以確保閾值穩(wěn)定運(yùn)行。
一旦 UVLO/EN 引腳超過(guò)其閾值,并且插入延時(shí)時(shí)間結(jié)束,GATE1 將采用 20 μA 電流源導(dǎo)通。在 GATE1 的 VGS 達(dá)到超過(guò) 8V 且 FET 上的電壓 (VDS) 降至 2V 以下后,便會(huì)激活 GATE2。
“應(yīng)用和實(shí)施”部分提供了計(jì)算閾值設(shè)置電阻值的詳細(xì)過(guò)程。為了實(shí)現(xiàn)最小 UVLO 電平配置,UVLO/EN 引腳可以直接連接至 VIN,從而在 VIN 達(dá)到上電復(fù)位 (POR) 閾值時(shí)允許 MOSFET 在插入時(shí)間后激活。上電后,UVLO 條件會(huì)設(shè)置多個(gè)狀態(tài)標(biāo)志,STATUS_WORD (79h) 寄存器中的 INPUT 位、STATUS_INPUT (7Ch) 寄存器中的 VIN_UV_FAULT 位,以及 DIAGNOSTIC_WORD (E1h) 寄存器中的 VIN_UNDERVOLTAGE_FAULT 位。除非通過(guò) ALERT_MASK (D8h) 寄存器禁用,否則 SMBA 引腳在此情況下會(huì)拉至低電平。