ZHCSZ22A October 2025 – December 2025 LM5066H
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
在正常運(yùn)行期間,可通過將 UVLO/EN 引腳拉低至其閾值以下,或?qū)?OVLO 引腳拉高至其閾值以上,使 LM5066Hx 輸出禁用,此時(shí) GATE 電壓將以 10mA 或 1.5A 的下拉強(qiáng)度被拉低。切換 UVLO/EN 也會將器件從鎖閉狀態(tài)中復(fù)位,這種狀態(tài)是在過流或過功率情況下因超過最大重試計(jì)數(shù)而引起的。雖然 UVLO/EN 和 OVLO 引腳控制輸出狀態(tài),但不會影響器件存儲器。無論這些引腳狀態(tài)如何,地址、操作設(shè)置和故障閾值的用戶編程值都會保留在操作存儲器和內(nèi)部 EEPROM 中。也可通過 PMBus 接口控制輸出,方法是向 OPERATION 寄存器寫入 80h(啟用)或 0h(禁用)。故障條件后,可通過向該寄存器先寫入 0h,再寫入 80h 的方式,重新啟用器件。POWER_CYCLE 命令可實(shí)現(xiàn)受控的輸出循環(huán),先關(guān)閉電源,再經(jīng)過 RETRY_CONFIG 寄存器設(shè)置的可配置延遲后重新上電。