ZHCSZ22A October 2025 – December 2025 LM5066H
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細(xì)說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3 特性說明
- 7.4 器件功能模式
- 7.5
編程
- 7.5.1 PMBus 命令支持
- 7.5.2
PMBus 命令的詳細(xì)說明
- 7.5.2.1 操作（01h，讀取/寫入字節(jié)）
- 7.5.2.2 CLEAR_FAULTS（03h，發(fā)送字節(jié)）
- 7.5.2.3 WRITE_PROTECT（10h，讀取/寫入字節(jié)）
- 7.5.2.4 RESTORE_FACTORY_DEFAULTS（12h，發(fā)送字節(jié)）
- 7.5.2.5 STORE_USER_ALL（15h，發(fā)送字節(jié)）
- 7.5.2.6 RESTORE_USER_ALL（16h，發(fā)送字節(jié)）
- 7.5.2.7 CAPABILITY（19h，讀取字節(jié)）
- 7.5.2.8 VOUT_UV_WARN_LIMIT（43h，讀取/寫入字）
- 7.5.2.9 OT_FAULT_LIMIT（4Fh，讀取/寫入字）
- 7.5.2.10 OT_WARN_LIMIT（51h，讀取/寫入字）
- 7.5.2.11 VIN_OV_WARN_LIMIT（57h，讀取/寫入字）
- 7.5.2.12 IIN_OC_WARN_LIMIT（5Dh，讀取/寫入字）
- 7.5.2.13 STATUS_BYTE（78h，讀取字節(jié)）
- 7.5.2.14 STATUS_WORD（79h，讀取字）
- 7.5.2.15 STATUS_VOUT（7Ah，讀取字節(jié)）
- 7.5.2.16 STATUS_INPUT（7Ch，讀取字節(jié)）
- 7.5.2.17 STATUS_TEMPERATURE（7Dh，讀取字節(jié)）
- 7.5.2.18 STATUS_CML（7Eh，讀取字節(jié)）
- 7.5.2.19 STATUS_OTHER（7Fh，讀取字節(jié)）
- 7.5.2.20 STATUS_MFR_SPECIFIC (80h)
- 7.5.2.21 READ_EIN（86h，塊讀?。?/a>
- 7.5.2.22 READ_VIN（88h，讀取字）
- 7.5.2.23 READ_IIN（89h，讀取字）
- 7.5.2.24 READ_VOUT（8Bh，讀取字）
- 7.5.2.25 READ_IOUT（8Ch，讀取字）
- 7.5.2.26 READ_TEMPERATURE_1（8Dh，讀取字）
- 7.5.2.27 READ_POUT（96h，讀取字）
- 7.5.2.28 READ_PIN（97h，讀取字）
- 7.5.2.29 PMBUS_REVISION（98h，讀取字節(jié)）
- 7.5.2.30 MFR_ID（99h，塊讀?。?/a>
- 7.5.2.31 MFR_MODEL（9Ah，塊讀?。?/a>
- 7.5.2.32 MFR_REVISION（9Bh，塊讀?。?/a>
- 7.5.2.33 USER_DATA（BCh，讀取/寫入字節(jié)）
- 7.5.2.34 READ_VIN_MIN（A0h，讀取字）
- 7.5.2.35 READ_VIN_PEAK（A1h，讀取字）
- 7.5.2.36 READ_IIN_PEAK（A2h，讀取字）
- 7.5.2.37 READ_PIN_PEAK (A3h)
- 7.5.2.38 READ_VOUT_MIN（A4h，讀取字）
- 7.5.2.39 READ_TEMP_AVG（C7h，讀取字）
- 7.5.2.40 READ_TEMP_PEAK（C8h，讀取字）
- 7.5.2.41 READ_SAMPLE_BUF（C9h，塊讀?。?/a>
- 7.5.2.42 POWER_CYCLE（CAh，發(fā)送字節(jié)）
- 7.5.2.43 READ_VAUX（D0h，讀取字）
- 7.5.2.44 MFR_READ_IIN（D1h，讀取字）
- 7.5.2.45 MFR_READ_PIN (D2h)
- 7.5.2.46 MFR_IIN_OC_WARN_LIMIT（D3h，F(xiàn)8h，讀取/寫入字）
- 7.5.2.47 MFR_PIN_OP_WARN_LIMIT（D4h，讀取/寫入字）
- 7.5.2.48 CLEAR_PIN_PEAK（D6h，發(fā)送字節(jié)）
- 7.5.2.49 GATE_MASK（D7h，讀取/寫入字節(jié)）
- 7.5.2.50 ALERT_MASK（D8h，讀取/寫入字）
- 7.5.2.51 READ_VAUX_AVG（D9h，讀取字）
- 7.5.2.52 BLOCK_READ（DAh，塊讀?。?/a>
- 7.5.2.53 SAMPLES_FOR_AVG（DBh，讀取/寫入字節(jié)）
- 7.5.2.54 READ_VIN_AVG（DCh，讀取字）
- 7.5.2.55 READ_VOUT_AVG（DDh，讀取字）
- 7.5.2.56 READ_IIN_AVG（DEh，讀取字）
- 7.5.2.57 READ_PIN_AVG（DFh，讀取字）
- 7.5.2.58 CLEAR_BB_RAM（E0h，發(fā)送字節(jié)）
- 7.5.2.59 READ_DIAGNOSTIC_WORD（E1h，讀取字）
- 7.5.2.60 AVG_BLOCK_READ（E2h，塊讀取）
- 7.5.2.61 BB_ERASE（E3h，發(fā)送字節(jié)）
- 7.5.2.62 BB_CONFIG（E4h，讀取/寫入字節(jié)）
- 7.5.2.63 OC_BLANKING_TIMERS（E5h，讀取/寫入字節(jié)）
- 7.5.2.64 DELAY_CONFIG（E7h，讀取/寫入字節(jié)）
- 7.5.2.65 WD_PLB_ TIMER（E8h，讀取/寫入字節(jié)）
- 7.5.2.66 PK_MIN_AVG（E9h，讀取/寫入字節(jié)）
- 7.5.2.67 P2t 計(jì)時(shí)器（EAh，讀取/寫入字節(jié)）
- 7.5.2.68 FETCH_BB_EEPROM（EBh，發(fā)送字節(jié)）
- 7.5.2.69 READ_BB_RAM（ECh，塊讀取）
- 7.5.2.70 ADC_CONFIG_1（EDh，讀取/寫入字節(jié)）
- 7.5.2.71 ADC_CONFIG_2（EEh，讀取/寫入字節(jié)）
- 7.5.2.72 DEVICE_SETUP1（CCh，讀取/寫入字節(jié)）
- 7.5.2.73 DEVICE_SETUP2（EFh，讀取/寫入字節(jié)）
- 7.5.2.74 DEVICE_SETUP3（F0h，讀取/寫入字節(jié)）
- 7.5.2.75 DEVICE_SETUP4（CDh，讀取/寫入字節(jié)）
- 7.5.2.76 DEVICE_SETUP5（CEh，讀取/寫入字節(jié)）
- 7.5.2.77 IIN 偏移校準(zhǔn)（F2h，讀取/寫入字節(jié)）
- 7.5.2.78 STATUS_MFR_SPECIFIC_2（F3h，讀取字）
- 7.5.2.79 READ_BB_EEPROM（F4h，塊讀?。?/a>
- 7.5.2.80 BB_TIMER（F6h，讀取字節(jié)）
- 7.5.2.81 PMBUS_ADDR（F7h，讀取/寫入字節(jié)）
- 7.5.3 讀取和寫入遙測(cè)數(shù)據(jù)和警告閾值
- 7.5.4 通過線性擬合的經(jīng)驗(yàn)確定遙測(cè)系數(shù)
- 7.5.5 寫入遙測(cè)數(shù)據(jù)
- 7.5.6 PMBus 地址線（ADR0、ADR1、ADR2）
- 7.5.7 SMBA 響應(yīng)
-
8 應(yīng)用和實(shí)施
- 8.1 應(yīng)用信息
- 8.2
典型應(yīng)用
- 8.2.1
54V、100A PMBus 熱插拔設(shè)計(jì)
- 8.2.1.1 設(shè)計(jì)要求
- 8.2.1.2 詳細(xì)設(shè)計(jì)導(dǎo)入程序
- 8.2.1.3 應(yīng)用曲線
- 8.2.1
54V、100A PMBus 熱插拔設(shè)計(jì)
- 8.3 電源相關(guān)建議
- 8.4 布局
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PWP|28
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PWP|28
訂購(gòu)信息
8.2.1.2.8 電源正常引腳
“電源正常”指示器引腳 (PGD) 連接至內(nèi)部 N 溝道 MOSFET 的漏極，該 MOSFET 能夠在關(guān)斷狀態(tài)下耐受 80V 電壓和高達(dá) 100V 的瞬態(tài)電壓。PGD 需要一個(gè)外部上拉電阻器來提供適當(dāng)?shù)碾妷海员阆蛳掠坞娐分甘緺顟B(tài)。PGD 引腳上的關(guān)斷狀態(tài)電壓可以高于或低于 VIN 和 OUT 處的電壓。當(dāng) FB 引腳上的電壓超過 PGD 閾值電壓時(shí)，PGD 會(huì)切換為高電平。通常情況下，輸出電壓閾值通過從輸出到反饋的電阻分壓器進(jìn)行設(shè)置，但受監(jiān)控的電壓不需要是輸出電壓。只要 FB 引腳上的電壓不超過其最大額定值，就可以監(jiān)測(cè)任何其他電壓。參考功能方框圖，當(dāng) FB 引腳上的電壓低于其閾值時(shí)，F(xiàn)B 上的 20-μA 電流源將被禁用。隨著輸出電壓的增加，使 FB 高于其閾值，將啟用電流源，從引腳輸出電流，升高 FB 的電壓以提供閾值遲滯。當(dāng) UVLO/EN 引腳低于其閾值或 OVLO 引腳高于其閾值時(shí)，PGD 輸出被強(qiáng)制為低電平?？梢酝ㄟ^ PMBus 接口在 STATUS_WORD (79h) 或 DIAGNOSTIC_WORD (E1h) 寄存器中讀取 PGD 引腳的狀態(tài)。
當(dāng) FB 引腳上的電壓上升到高于其閾值時(shí)，作用在 PGD 引腳上的內(nèi)部下拉被禁用，允許 PGD 通過上拉電阻 RPG 上升到 VPGD，如 圖 8-7 所示。上拉電壓 (VPGD) 可高達(dá) 80V，并且可以高于或低于 VIN 和 OUT 處的電壓。對(duì)于 VPGD，VDD 是一個(gè)方便的選擇，因?yàn)樗试S連接至低壓邏輯并避免上電期間 PGD 上的毛刺脈沖。如果 PGD 需要延遲，建議的電路如 圖 8-8 所示。在 圖 8-8(A) 中，電容器 CPG 會(huì)增加上升沿的延遲，但不會(huì)增加到下降沿的延遲。在 圖 8-8(B) 中，上升沿延遲由 RPG1 + RPG2 和 CPG 決定，而下降沿延遲由較少的 RPG2 和 CPG 決定。在 RPG2 (圖 8-8(C)) 上添加一個(gè)二極管可在兩個(gè)邊沿實(shí)現(xiàn)相等的延遲，或在上升沿實(shí)現(xiàn)短延遲和在下降沿實(shí)現(xiàn)長(zhǎng)延遲。
圖 8-6 對(duì) PGD 閾值進(jìn)行編程
圖 8-7 電源正常輸出
圖 8-8 為電源正常輸出引腳添加延遲德州儀器 (TI) 建議將 PG 閾值設(shè)置為低于最小輸入電壓 5%，以確保在所有輸入電壓條件下將 PG 置為有效。對(duì)于該示例，目標(biāo)設(shè)定的 PGDH 為 38V，PGDL 為 35V。使用以下公式計(jì)算 R5 和 R6：
應(yīng)選擇最接近的可用 1% 電阻器。設(shè)置 R5 = 150k? 和 R6 = 10.5k?。