多點(diǎn)網(wǎng)絡(luò)為設(shè)計(jì)人員提供了一種經(jīng)濟(jì)而簡單的方法，來使用單個互連或總線連接多個器件。雖然簡單性和低成本使得多點(diǎn)網(wǎng)絡(luò)對許多人很有吸引力，但設(shè)計(jì)這些網(wǎng)絡(luò)絕不是一項(xiàng)簡單的任務(wù)。以下列表提供了實(shí)現(xiàn)可靠 M-LVDS 多點(diǎn)網(wǎng)絡(luò)的設(shè)計(jì)指南。
- 設(shè)計(jì)或選擇最適合多點(diǎn)網(wǎng)絡(luò)的互連。在多點(diǎn)網(wǎng)絡(luò)中，每個端口都向總線施加負(fù)載。負(fù)載通常是容性的，由 M-LVDS I/O 電容和殘樁的固有電容組成?？偩€上具有一致阻抗的容性負(fù)載可降低端口位置總線的阻抗，并造成阻抗失配。當(dāng)多個負(fù)載連接到負(fù)載之間間距相對一致的總線上時，總線的總體特性阻抗會變低?？偩€的較低特性阻抗需要較低阻值的終端電阻。值較低的終端電阻意味著信號驅(qū)動器的直流負(fù)載較低，最終降低信號幅值。盡管 M-LVDS 驅(qū)動器具有使輸出幅值保持恒定的控制電路，但輸出幅值僅對 40Ω 或更高的負(fù)載保持恒定。這意味著帶負(fù)載總線的差分特性阻抗需要為 80Ω 或更高。為此，請選擇或設(shè)計(jì)具有高于標(biāo)稱（100Ω 差分）特性阻抗的總線，以便其阻抗在滿載時不會低于 80Ω。
- 選擇轉(zhuǎn)換時間最慢、可滿足系統(tǒng)帶寬要求的 M-LVDS 驅(qū)動器。在所需比特率下轉(zhuǎn)換時間為單位間隔 (UI) 一半的驅(qū)動器可提供最高的噪聲容限。例如，M-LVDS 驅(qū)動器的典型轉(zhuǎn)換時間為 2ns。這使得它們非常適合在 250Mbps/125MHz (4ns UI) 下運(yùn)行。在 250Mbps 速率下，總線中只能在奈奎斯特頻率 (125MHz) 的倍數(shù)頻率下反射能量。在這種信號能量分布下，不存在具有高于奈奎斯特頻率的頻率下的能量的反射。在高于奈奎斯特頻率的頻率下反射能量會對多點(diǎn)網(wǎng)絡(luò)中的信號分配構(gòu)成嚴(yán)重威脅。
- 盡可能縮短殘樁的長度。M-LVDS 器件通常適合使用 1 英寸 (2.5cm) 或更短的殘樁（在確定總殘樁長度時，應(yīng)考慮連接器電氣長度）。超過此值可能導(dǎo)致系統(tǒng)發(fā)生故障。應(yīng)用手冊 AN-1503 中提供的實(shí)驗(yàn)數(shù)據(jù)表明，將殘樁從 1 英寸縮短到 1/2 英寸可能會將噪聲容限增加多達(dá) 50%。此外，當(dāng)噪聲容限處于高位時，應(yīng)考慮盡可能提高殘樁阻抗。這可以通過增加材料的電介質(zhì)厚度、減小殘樁寬度以及對殘樁的各個布線進(jìn)行解耦或松散耦合來實(shí)現(xiàn)。
- 在其他系統(tǒng)限制允許的情況下，請將 M-LVDS 驅(qū)動器放置在終端電阻旁邊。最不理想的驅(qū)動器位置是在多點(diǎn)網(wǎng)絡(luò)的中間；驅(qū)動器附近的接收器始終具有最差的噪聲容限。通過將驅(qū)動器放置在靠近兩個終端電阻之一的網(wǎng)絡(luò)一端，可以創(chuàng)建具有更長信號路徑的網(wǎng)絡(luò)拓?fù)?。信號路徑越長，損耗越大，因此信號從驅(qū)動器傳播到最遠(yuǎn)的接收器時，傳輸時間也會增加。遇到不連續(xù)阻抗時，較慢的轉(zhuǎn)換時間更“寬容”一些。
- 任何電源噪聲都會降低可用的噪聲容限。確保 M-LVDS 器件已正確去耦。M-LVDS 器件的每個 VDD 或 GND 引腳應(yīng)通過低電感路徑連接到印刷電路板 (PCB)。為了獲得更好的結(jié)果，應(yīng)使用一個或多個過孔將 VDD 或 GND 引腳連接到附近的平面。理想情況下，過孔放置在與引腳緊鄰的位置，以避免增加固有布線電感。旁路電容器應(yīng)靠近 VDD 引腳放置。應(yīng)使用小尺寸電容器（例如 0402、X7R）和表面貼裝電容器來盡可能減小電容器的封裝電感。每個旁路電容器應(yīng)通過與電容器焊盤相切的過孔連接到電源平面和接地平面。尺寸為 0402 的 X7R 表面貼裝電容器具有大約 0.5nH 的體電感。在高于 30MHz 左右的頻率下，X7R 電容器充當(dāng)?shù)妥杩闺姼衅?。為了將工作頻率范圍擴(kuò)展到幾百 MHz，通常并聯(lián)使用一系列不同的電容器值，例如 100pF、1nF、0.03μF 和 0.1μF。最有效的旁路電容器可使用夾在電源和接地之間的 2mil–3mil 隔層來構(gòu)建。使用 2mil FR-4 電介質(zhì)時，PCB 的每平方英寸約為 500pF。對于采用 LLP 封裝的器件（例如 DS91M040），芯片連接焊盤 (DAP) 應(yīng)通過一組過孔連接到接地平面。過孔陣列可降低接地的有效電感，并提高 LLP 封裝的熱性能。