ZHCSLM0B May 2020 – December 2025 LMK5B12204
PRODUCTION DATA
APLL1 支持 100Hz 至 10kHz(典型范圍)的可編程環(huán)路帶寬,而 APLL2 支持 100kHz 至 1MHz(典型范圍)的可編程環(huán)路帶寬??梢詫?duì)環(huán)路濾波器元件進(jìn)行編程,從而根據(jù)基準(zhǔn)輸入頻率和相位噪聲來(lái)優(yōu)化 APLL 帶寬。LF1(引腳 29)和 LF2(引腳 34)都需要一個(gè)接地的外部 二階“C2”電容器。請(qǐng)參閱引腳配置和功能 中對(duì)于 LF1 和 LF2 電容器的建議值。
圖 8-23 展示了 PFD/電荷泵輸出和 VCO 控制輸入之間的 APLL 環(huán)路濾波器結(jié)構(gòu)。對(duì)于 APLL1,環(huán)路濾波電容器對(duì)于“C1”、“C3”和“C4”分別固定為 100pF、70pF 和 70pF。對(duì)于 APLL2,只有“C1”固定為 100pF,其余元件均可編程。
PLLATINUMSIM-SW 可用于 APLL 環(huán)路濾波器仿真。
圖 8-23 每個(gè) APLL 的環(huán)路濾波器結(jié)構(gòu)默認(rèn)情況下,在 TICSPRO 和 ROM 頁(yè)中為 BAW APLL 配置窄 LBW。因此,在 8kHz 至大約 400kHz 的載波偏移范圍內(nèi),低抖動(dòng) VCBO 主導(dǎo)了時(shí)鐘輸出相位噪聲。
使用表 8-7 中列出的默認(rèn) APLL 環(huán)路濾波器設(shè)置,表 8-8 中總結(jié)了每個(gè) APLL 的 LBW。
默認(rèn)值基于 TICS Pro 中默認(rèn)配置選項(xiàng)卡中的“EVM 默認(rèn)”寄存器設(shè)置。
| 元件 | 位置 | 類(lèi)型 | APLL1 的默認(rèn)值 | APLL2 的默認(rèn)值 |
|---|---|---|---|---|
| 電荷泵 | 內(nèi)部 | 可編程 | 0.8μA | 3.2mA |
| C1 | 固定 | 固定 | 100pF | 100pF |
| C2 | 外部(1) | 固定 | 470nF | 100nF |
| C3 | 內(nèi)部 | 可編程 | 70pF | 70pF |
| C4 | 內(nèi)部 | 可編程 | 70pF | 70pF |
| R2 | 內(nèi)部 | 可編程 | 0.414kΩ | 0.300kΩ |
| R3 | 內(nèi)部 | 可編程 | 0.200kΩ | 0.200kΩ |
| R4 | 內(nèi)部 | 可編程 | 0.200kΩ | 0.200kΩ |
| APLL | VCO 范圍 [MHz] | LBW [kHz](1) |
|---|---|---|
| 1 | 2500 | 1.1163 |
| 2 | 5500 至 6250 | 219.4426 至 382.9389 |