ZHCSLM0B May 2020 – December 2025 LMK5B12204
PRODUCTION DATA
對(duì)于差分、單端或 LVCMOS 輸入,使用內(nèi)部交流耦合模式時(shí),輸入遲滯可編程為 50mV 或 200mV。對(duì)于內(nèi)部直流耦合輸入,可將輸入遲滯啟用為固定值或禁用。
| PRIREF_DC_MODE (R40[2])/SECREF_DC_MODE (R40[3]) | PRIREF_BUF_MODE (R45[0])/SECREF_BUF_MODE (R45[1]) | 說(shuō)明 |
|---|---|---|
| 0x0 | 0x0 | 將交流耦合緩沖器遲滯電壓設(shè)置為 50mV |
| 0x0 | 0x1 | 將交流耦合緩沖器遲滯電壓設(shè)置為 200mV |
| 0x1 | 0x0 | 啟用直流遲滯 |
| 0x1 | 0x1 | 禁用直流遲滯 |