ZHCSLM0B May 2020 – December 2025 LMK5B12204
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測量信息
-
8 詳細(xì)說明
- 8.1 概述
- 8.2 功能方框圖
- 8.3
特性說明
- 8.3.1 振蕩器輸入 (XO_P/N)
- 8.3.2 基準(zhǔn)輸入（PRIREF_P/N 和 SECREF_P/N）
- 8.3.3 時(shí)鐘輸入連接和端接
- 8.3.4 基準(zhǔn)輸入多路復(fù)用器選擇
- 8.3.5 無中斷切換
- 8.3.6 基準(zhǔn)輸入上的間隙時(shí)鐘支持
- 8.3.7 輸入時(shí)鐘和 PLL 監(jiān)控、狀態(tài)和中斷
- 8.3.8
PLL 關(guān)系
- 8.3.8.1 PLL 頻率關(guān)系
- 8.3.8.2 模擬 PLL（APLL1、APLL2）
- 8.3.8.3 APLL 參考路徑
- 8.3.8.4 APLL 相位頻率檢測器 (PFD) 和電荷泵
- 8.3.8.5 APLL 反饋分頻器路徑
- 8.3.8.6 APLL 環(huán)路濾波器（LF1、LF2）
- 8.3.8.7 APLL 壓控振蕩器（VCO1、VCO2）
- 8.3.8.8 APLL VCO 時(shí)鐘分配路徑（P1、P2）
- 8.3.8.9 DPLL 基準(zhǔn) (R) 分頻器路徑
- 8.3.8.10 DPLL 時(shí)間數(shù)字轉(zhuǎn)換器 (TDC)
- 8.3.8.11 DPLL 環(huán)路濾波器 (DLF)
- 8.3.8.12 DPLL 反饋 (FB) 分頻器路徑
- 8.3.9 輸出時(shí)鐘分配
- 8.3.10 輸出通道多路復(fù)用器
- 8.3.11 輸出分頻器 (OD)
- 8.3.12 時(shí)鐘輸出 (OUTx_P/N)
- 8.3.13 無毛刺輸出時(shí)鐘啟動(dòng)
- 8.3.14 時(shí)鐘輸出連接和端接
- 8.3.15 輸出同步 (SYNC)
- 8.4 器件功能模式
- 8.5 編程
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGZ|48
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RGZ|48
訂購信息
8.2.1 PLL 架構(gòu)概述
圖 8-2 展示了 LMK5B12204 中實(shí)施的 PLL 架構(gòu)。主“PLL1”通道由具有集成 BAW VCO (VCO1) 的數(shù)字 PLL (DPLL) 和模擬 PLL (APLL1) 組成，能夠生成 RMS 相位抖動(dòng)典型值為 50fs 的時(shí)鐘。集成了 LC VCO (VCO2) 的輔助 APLL (APLL2) 可以用作額外的時(shí)鐘生成域，RMS 相位抖動(dòng)典型值為 130fs。
DPLL 包括時(shí)間數(shù)字轉(zhuǎn)換器 (TDC)、數(shù)字環(huán)路濾波器 (DLF) 和具有 Σ-Δ 調(diào)制器 (SDM) 的 40 位分?jǐn)?shù)反饋 (FB) 分頻器。APLL 包括基準(zhǔn) (R) 分頻器、相位頻率檢測器 (PFD)、環(huán)路濾波器 (LF)、具有 SDM 的分?jǐn)?shù)反饋 (N) 分頻器和 VCO。APLL2 有一個(gè)基準(zhǔn)選擇多路復(fù)用器，使 APLL2 可以鎖定到 APLL1 的 VCO 域（級聯(lián) APLL2）或鎖定到 XO 輸入（非級聯(lián) APLL2）。否則，如果不需要這個(gè)時(shí)鐘域，可以禁用 APLL2（斷電）。APLL1 的 VCO 直接向輸出時(shí)鐘分配塊進(jìn)行饋電，而 APLL2 的 VCO 通過 VCO 后分頻器驅(qū)動(dòng)時(shí)鐘分配塊。
以下各節(jié)介紹了 DPLL 模式和僅 APLL 模式的基本工作原理。有關(guān)包括保持模式在內(nèi)的 PLL 工作模式的更多詳細(xì)信息，請參閱PLL 工作模式。