DLPC6422 器件在經(jīng)歷任何類型的系統(tǒng)復(fù)位（加電復(fù)位、PWRGOOD 復(fù)位、看門狗計時器超時、燈觸發(fā)復(fù)位）后，將立即自動返回 NORMAL 電源模式并呈現(xiàn)以下狀態(tài)：
- 所有 GPIO 均處于三態(tài)。
- 主要 PLL 保持有效狀態(tài)（只有在加電復(fù)位序列后才會復(fù)位），大多數(shù)衍生時鐘處于有效狀態(tài)。但是，只有與 ARM9 處理器及其外設(shè)相關(guān)的復(fù)位才會被解除（ARM9 負責(zé)解除所有其他復(fù)位）。
- ARM9 相關(guān)時鐘默認(rèn)為全時鐘速率。（全速啟動。）
- 所有衍生的前端時鐘均被禁用。
- 為 LVDS DMD I/F 供電的 PLL (PLLD) 默認(rèn)處于斷電模式，并且在相應(yīng)的復(fù)位置為有效后，所有衍生時鐘均處于無效狀態(tài)。（ARM9 負責(zé)啟用這些時鐘并解除相關(guān)復(fù)位。）
- LVDS I/O 默認(rèn)處于斷電模式，輸出處于三態(tài)。
- DLPC6422 器件的所有復(fù)位輸出均保持置為有效，直到（啟動后）被 ARM9 解除。
- ARM9 處理器從外部閃存啟動。
當(dāng) ARM9 啟動時，ARM9 API 將：
- 配置可編程 DDR 時鐘發(fā)生器 (DCG) 時鐘速率（即 DMD LVDS I/F 速率）
- 在將分頻器邏輯保持在復(fù)位狀態(tài)的同時啟用 DCG PLL (PLLD)
- 當(dāng) DCG PLL 鎖定時，ARM9 軟件將設(shè)置 DMD 時鐘速率。
- 然后，API 軟件將解除 DCG 分頻器邏輯復(fù)位，進而啟用所有衍生的 DCG 時鐘
- 解除外部復(fù)位
然后，應(yīng)用軟件通常會等待來自終端用戶的喚醒命令（通過投影儀上的軟電源開關(guān)）。當(dāng)收到投影儀喚醒請求時，軟件會將 ASIC 重新置于正常模式，重新初始化時鐘并根據(jù)需要復(fù)位。