ZHCSEH1C April 2014 – June 2025 DRV2625
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
DRV2625 器件具有一個(gè)電池監(jiān)測器,可監(jiān)測 VDD 電平以確保該電平高于可配置的閾值(使用 UVLO_THRES[2:0] 參數(shù))。
如果 VDD 下降,DRV2625 器件會立即進(jìn)入待機(jī)狀態(tài)以降低電流消耗并鎖存 UVLO 標(biāo)志(UVLO 位)。
如果在 TRIG_PIN_FUNC 參數(shù)中選擇了中斷功能并且中斷未屏蔽,則會觸發(fā)中斷以提醒主機(jī)處理器出現(xiàn)危急情況。