ZHCSEH1C April 2014 – June 2025 DRV2625
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
DRV2625 器件持續(xù)監(jiān)測 VDD 電壓。如果 VDD 電壓干擾低于 UVLO_THRES[2:0] 電壓,DRV2625 會(huì)立即停止任何播放并進(jìn)入待機(jī)狀態(tài)。將 UVLO 狀態(tài)位置為有效,并(如已配置)將 TRIG/INTZ 引腳置為有效。請注意,即使已啟用 AUTO_BRK_INTO_STBY,由于 VDD 干擾而進(jìn)入待機(jī)狀態(tài)也會(huì)繞過任何制動(dòng)。如果發(fā)生 UVLO 情況,則不會(huì)中斷 I2C 通信。但是,由于 UVLO 情況可能會(huì)破壞此類通信,因此 TI 建議在 I2C 事務(wù)之后檢查 UVLO 標(biāo)志,以此驗(yàn)證該進(jìn)程中內(nèi)容未損壞。
DRV2625 還具有可監(jiān)測電池的電池保護(hù)模式;如果 VDD 電壓降至低于指定的閾值(請參閱 BAT_LIFE_EXT_LVL1[7:0] 和 BAT_LIFE_EXT_LVL2[7:0] 參數(shù)),則會(huì)根據(jù)用戶指定自動(dòng)鉗位最大輸出電壓(請參閱 OD_CLAMP_LVL1[7:0] 和 OD_CLAMP_LVL2[7:0] 參數(shù))。