ZHCAAK9A November 2018 – August 2021 AFE7684 , AFE7685 , AFE7686
AFE76xx 器件采用的 SERDES IP 支持以下用例:
無法為不同的數(shù)據(jù)路徑匹配任意的 SERDES 通道速率??紤]到最高 SERDES 通道速率與另一個(gè) SERDES 通道速率之間的比率,可選擇的余地很小,只能在全速率、半速率和四分之一速率中進(jìn)行選擇。半速率模式意味著較慢 SERDES 通道速率是最快 SERDES 通道速率的一半。例如,在半速率模式下,10Gbps 的 TX SERDES 通道速率可以與 5Gbps 的 RX SERDES 通道速率配用。或者,ADC 路徑 A 和 B 可以使用 10Gbps SERDES 通道速率,而 ADC 路徑 C 和 D 可在半速率模式下以 5Gbps 運(yùn)行。類似的邏輯可應(yīng)用于全速率模式和四分之一速率模式。
如果任何 SERDES 通道速率使用全速率模式以外的速率模式,則這種情況被稱為“異構(gòu) SERDES 用例”。“同構(gòu) SERDES 用例”則意味著所有 SERDES 通道速率都相同,說明只有全速率模式可同時(shí)用于上行鏈路和下行鏈路路徑。平臺(tái)設(shè)計(jì)人員在考慮電路板布局和 FPGA 特性時(shí),需要從這兩個(gè)用例中選擇一個(gè)。