ZHCAAK9A November 2018 – August 2021 AFE7684 , AFE7685 , AFE7686
下行鏈路路徑比上行鏈路路徑通常需要更大的帶寬，因此根據(jù) TX 基帶采樣率，下行鏈路路徑和反饋路徑只有一個(gè)選擇，而上行鏈路有兩種方式可選。其中一種就是，兩條上行鏈路路徑使用兩條 SERDES 通道。在此用例中，上行鏈路的 SERDES 通道速率采用半速率模式。另一方面，可以提高上行鏈路的 SERDES 通道速率，這同樣可以實(shí)現(xiàn)達(dá) 10Gbps 的 SERDES 通道速率。與案例 1 相比，這種配置會(huì)使 SERDES 通道數(shù)量減少。
| 設(shè)計(jì)選項(xiàng) | 案例 1 | 案例 2 | ||
|---|---|---|---|---|
| JESD 模式 | SERDES 通道速率 | JESD 模式 | SERDES 通道速率 | |
| 上行鏈路 | 24410 | 5 Gbps | 14810 | 10Gbps |
| 下行鏈路 | 44210 | 10Gbps | 44210 | 10Gbps |
| 反饋路徑 | 44210 | 10Gbps | 44210 | 10Gbps |
| SERDES 通道數(shù) | 10 | 9 | ||
從功耗和電路板布局方面來看，系統(tǒng)設(shè)計(jì)人員可能更喜歡案例 2，因?yàn)樵摪咐褂玫?SERDES 通道較少。雖然 14810 的 JESD 模式將兩個(gè)復(fù)雜數(shù)據(jù)流封裝到一個(gè) SERDES 通道中，但 FPGA 應(yīng)支持正確解包，以避免 I 和 Q 之間或兩條上行鏈路路徑之間發(fā)生數(shù)據(jù)交換。根據(jù) FPGA 端 JESD/SERDES 的可用特性，即使案例 1 是異構(gòu) SERDES 案例，需要更多 SERDES 通道，系統(tǒng)工程師也可能更喜歡實(shí)現(xiàn)該案例。