在接收器中，傳輸?shù)牟ㄐ斡梢?2949.12MHz 的采樣率運(yùn)行的 ADC 進(jìn)行數(shù)字化。通過將集成的 PLL 和 VCO 輸出除以 3 來生成 ADC 的時(shí)鐘。來自 ADC 的數(shù)字化數(shù)據(jù)進(jìn)入數(shù)字降壓轉(zhuǎn)換器塊 (DDC)。在 DDC 內(nèi)，通過與來自 NCO 的載波頻率混合，數(shù)據(jù)解調(diào)為 IF 頻率。對于此設(shè)計(jì)，接收器使用的載波頻率為 1.82GHz，因此 IF 頻率為 20MHz。在 DDC 內(nèi)，也會(huì)過濾解調(diào)的數(shù)據(jù)，并將采樣率降低 6 倍，以將數(shù)據(jù)速率降低至 491.52MHz。

在 DDC 之后，大幅減少的數(shù)據(jù)以 9.8304Gbps 的 SERDES 速率通過 JESD204B 接口傳輸至 TSW14J56EVM。TSW14J56EVM 捕獲來自收發(fā)器的數(shù)據(jù)并存儲(chǔ)至外部 DDR 存儲(chǔ)器。圖 2-3 所示為 AFE76xx 器件中的接收器數(shù)據(jù)路徑。

圖 2-3 AFE76xx 中的接收器數(shù)據(jù)路徑