ZHCAA80B December 2019 – April 2021 AFE7920 , AFE7921 , AFE7988 , AFE7989
11.1 差分信號間距
為了最大限度地減少高速接口實(shí)現(xiàn)時的串?dāng)_，信號對之間的間距必須至少是布線寬度的五倍。此間距稱為 5W 規(guī)則。對于典型 PCB 布局，5W 規(guī)則可能過于嚴(yán)格，并可能不符合成本和 PCB 面積要求。因此，在某些情況下，可以接受 3W 規(guī)則（或間距是布線寬度的 3 倍）。對于計(jì)算出的布線寬度為 6mil 的 PCB 設(shè)計(jì)，高速差分對之間至少需要 30mil 的間距。此外，在布線的整段長度上要與任何其他信號保持最低 30mil 的禁止距離。如果高速差分對與時鐘或周期信號相鄰，要將此禁止距離增大到最低 50mil，確保適當(dāng)隔離。圖 11-1圖 11-2有關(guān)高速差分對信號間距的示例，請參閱 和。
圖 11-1 差分對與相鄰的其他信號的間距
圖 11-2 差分對與相鄰的時鐘或周期信號的間距在包含多個高速接口的器件中，要避免這些接口之間的串?dāng)_，這一點(diǎn)很重要。為了避免串?dāng)_，請確保在封裝迂回布線之后和連接器端接之前，每個差分對未布置在另一個差分對的 30mil 范圍內(nèi)。