ZHDS028 December 2025 UCD91320
PRODUCTION DATA
| 參數(shù) | 測(cè)試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| Vin(ADC) | 模擬輸入電壓范圍(1) | 適用于所有 ADC 模擬輸入引腳 | 0 | VDD | V | |
| VR+ | ADC 正基準(zhǔn)電壓 | 來自 VDD 的 VR+ | VDD | V | ||
Ts | 每個(gè)通道的 ADC 采樣時(shí)間 | 250 | ns | |||
FS | ADC 采樣頻率（每通道） | 10 | ksps | |||
| I(ADC) | 流入 VDD 端子的工作電源電流 | VR+ = VDD | 1.5(2) | mA | ||
| CS/H | ADC 采樣保持電容 | 3.3 | pF | |||
| Rin | ADC 輸入電阻 | 0.5 | kΩ | |||
| ENOB | 有效位數(shù) | 外部基準(zhǔn) | 12.3 | 12.5 | 位 | |
| 內(nèi)部基準(zhǔn)，VR+ = 2.5V | 9.9 | 10.8 | ||||
| SNR | 信噪比 | 外部基準(zhǔn) (3) | 78 | dB | ||
| 內(nèi)部基準(zhǔn)，VR+ = 2.5V | 66 | |||||
| PSRRDC | 電源抑制比（直流） | 外部基準(zhǔn)電壓(3)，VDD = VDD(min) 至 VDD(max) | 62 | dB | ||
| VDD = VDD(min) 至 VDD(max) 內(nèi)部基準(zhǔn)，VR+ = 2.5V | 53 | |||||
| PSRRAC | 電源抑制比（交流） | 外部基準(zhǔn) (3)，1kHz 時(shí) ΔVDD = 0.1V | 61 | dB | ||
| 1kHz 時(shí) ΔVDD = 0.1V 內(nèi)部基準(zhǔn)，VR+ = 2.5V | 52 | |||||