ZHCSYT5 August 2025 TPS6521505-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
TPS6521505-Q1 能夠?qū)崿F(xiàn)靈活的電源軌時序控制。電源軌(包括用于外部電源軌的 GPO1、GPO2、GPIO 和 nRSTOUT 引腳)的順序由 NVM 定義。在啟動上電序列之前,該器件會檢查是否所有電源軌上的電壓都降至 SCG 閾值以下,從而避免啟動到預偏置電源軌。該序列基于時序。此外,前一個電源軌必須已超過 UV 閾值,以啟用后續(xù)電源軌。如果已屏蔽 UV,則即使未達到 UV 閾值,也會繼續(xù)執(zhí)行序列。對于配置為旁路模式或 LSW 模式的 GPO1、GPO2、GPIO 和 LDO,系統(tǒng)不會監(jiān)測它們是否欠壓,因此其輸出不會限制后續(xù)電源軌。
如果由于電源軌上未屏蔽的故障而導致序列中斷,則器件會斷電。TPS6521505-Q1 會嘗試再上電兩次。如果這兩次重試均未能進入 ACTIVE 狀態(tài),則器件會保持 INITIALIZE 狀態(tài),直至 VSYS 下電后重新上電。雖然建議將此重試計數(shù)器保持運行狀態(tài),但可以通過設置 INT_MASK_UV 寄存器中的 MASK_RETRY_COUNT 位來屏蔽該計數(shù)器。
若要禁用重試計數(shù)器,請設置 INT_MASK_UV 寄存器中的 MASK_RETRY_COUNT 位。設置后,器件會嘗試無限次重試。
TPS6521505-Q1 允許配置獨立于上電順序的斷電序列。在非易失性存儲器中配置這些序列。
初始上電時,器件會監(jiān)控 VSYS 電源電壓,僅當 VSYS 超過 VSYSPOR_Rising 閾值時才允許上電并轉(zhuǎn)換到 INITIALIZE 狀態(tài)。
上電序列配置如下:
ON 請求會進行抗尖峰脈沖處理,避免在噪聲情況下觸發(fā)。在抗尖峰脈沖時間之后,在序列的第一個時隙開始之前,器件需要大約 300μs。如果預偏置電源軌的放電未在該時間內(nèi)完成,則系統(tǒng)會進一步限制該序列的啟動,直到所有電源軌放電至低于 SCG 電壓電平。
圖 6-2 為一個上電序列示例。上電序列通過有效的 ON 請求觸發(fā)。
有關(guān) ON 請求的詳細信息,請參閱“按鈕和使能輸入 (PB/EN/VSENSE)”。