ZHCSYT5 August 2025 TPS6521505-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 引腳名稱 | 引腳編號 | 類型 | 說明 | 如果不使用連接（必須永久禁用輸出電源軌） |
|---|---|---|---|---|
| FB_B1 | 1 | I | Buck1 的反饋輸入。連接到 Buck1 輸出濾波器。標(biāo)稱輸出電壓在 EEPROM 中配置。 | 連接到 GND |
| LX_B1_1 | 2 | PWR | Buck1 的開關(guān)引腳。將 Buck1 電感器的一側(cè)連接到此引腳。 | 保持懸空 |
| LX_B1_2 | 3 | PWR | Buck1 的第 2 個開關(guān)引腳。將 Buck1 電感器的一側(cè)連接到此引腳。連接至 LX_B1_1。 | 保持懸空 |
| PVIN_B1_1 | 4 | PWR | BUCK1 的電源輸入。使用 4.7μF 或更大的陶瓷電容器將此引腳旁路至地。PVIN_B1_1 引腳上的電壓不得超過 VSYS 引腳上的電壓。 | 連接到 VSYS |
| PVIN_B1_2 | 5 | PWR | BUCK1 的第 2 個電源輸入。此引腳與引腳 4 共用旁路電容器。PVIN_B1_2 引腳上的電壓不得超過 VSYS 引腳上的電壓。 | 連接到 VSYS |
| PVIN_LDO1 | 6 | PWR | LDO1 的電源輸入。PVIN_LDO1 引腳上的電壓不得超過 VSYS 引腳上的電壓。 | 連接到 VSYS |
| VLDO1 | 7 | PWR | LDO1 的輸出電壓。標(biāo)稱輸出電壓在 EEPROM 中配置。使用 2.2μF 或更大的陶瓷電容器將此引腳旁路至地。 | 保持懸空 |
| GPO1 | 8 | O | 通用開漏輸出?？稍谏想姾蛿嚯娦蛄兄羞M(jìn)行配置，從而啟用外部電源軌。 | 保持懸空 |
| SDA | 9 | I/O | I2C 串行端口的數(shù)據(jù)引腳。I2C 邏輯電平取決于外部上拉電壓。 | 連接到 VIO |
| SCL | 10 | I | I2C 串行端口的時鐘引腳。I2C 邏輯電平取決于外部上拉電壓。 | 連接到 VIO |
| nINT | 11 | O | 中斷請求輸出。在故障條件下，開漏驅(qū)動器拉至低電平。將位清零時釋放 | 保持懸空 |
| VSEL_SD/ VSEL_DDR | 12 | I | 多功能引腳： 配置為 VSEL_SD：SD 卡 IO 電壓選擇。連接到 SoC。在 LDO1 或 LDO2 上觸發(fā)一個在 1.8V 和基于寄存器的 VOUT 之間變化的電壓。極性是可配置的。 配置為 VSEL_DDR：DDR 電壓選擇。硬接線上拉 (1.35V)、下拉（基于寄存器的 VOUT）或懸空 (1.2V) |
不適用（連接至 GND） |
| VSYS | 13 |
PWR |
參考系統(tǒng)的輸入電源引腳。使用 2.2μF 或更大的陶瓷電容器將此引腳旁路至地（該電容器可選與 PVIN 電容器共用）。 | 不適用 |
| VDD1P8 | 14 | PWR | 內(nèi)部基準(zhǔn)電壓：僅供內(nèi)部使用。使用 2.2μF 或更大的陶瓷電容器將此引腳旁路至地。 | 不適用 |
| AGND | 15 | GND | 模擬 GND 的接地引腳 | 不適用 |
| GPIO | 16 | I/O |
GPO 配置：通用開漏輸出?？稍谏想姾蛿嚯娦蛄兄羞M(jìn)行配置，從而啟用外部電源軌。 GPIO 配置： 同步 I/O。用于同步兩個或多個 TPS6521505-Q1。該引腳對電平敏感。 |
保持懸空 |
| GPO2 | 17 | O | 通用開漏輸出?？稍谏想姾蛿嚯娦蛄兄羞M(jìn)行配置，從而啟用外部電源軌。 | 保持懸空 |
| nRSTOUT | 18 | O | 復(fù)位輸出至 SoC。由序列發(fā)生器控制。ACTIVE 和 STBY 狀態(tài)下為高電平。 | 保持懸空 |
| NC | 19 | 不適用 | 無連接：在 PCB 上保持懸空。 | 保持懸空 |
| NC | 20 | 不適用 | 無連接：連接至 PCB 上的接地端。 | 接地 |
| VLDO2 | 21 | PWR | LDO2 的輸出電壓。標(biāo)稱輸出電壓在 EEPROM 中配置。使用 2.2μF 或更大的陶瓷電容器將此引腳旁路至地。 | 保持懸空 |
| PVIN_LDO2 | 22 | PWR | LDO2 的電源輸入。使用 2.2μF 或更大的陶瓷電容器將此引腳旁路至地。PVIN_LDO2 引腳上的電壓不得超過 VSYS 引腳上的電壓。 | 連接到 VSYS |
| NC | 23 | 不適用 | 無連接：在 PCB 上保持懸空。 | 保持懸空 |
| FB_B3 | 24 | I | Buck3 的反饋輸入。連接到 Buck3 輸出濾波器。標(biāo)稱輸出電壓在 EEPROM 中配置。 | 連接到 GND |
| EN/PB/VSENSE | 25 | I | ON 請求輸入。 配置為 EN：器件使能引腳，高電平為 ON 請求，低電平為 OFF 請求。 配置為 PB：按鈕監(jiān)視器輸入。600ms 低電平是一個 ON 請求，8s 低電平是一個 OFF 請求。 配置為 VSENSE：電源故障比較器輸入。使用從輸入端連接到前置穩(wěn)壓器并將該引腳接地的電阻分壓器來設(shè)置檢測電壓。檢測前置穩(wěn)壓器上的上升/下降電壓并觸發(fā) ON/OFF 請求。 在 PB 配置中，該引腳對邊沿變化敏感，并有等待時間；而在 EN 和 VSENSE 配置中，該引腳有抗尖峰脈沖時間。 |
不適用（配置為 EN 并連接至 VSYS） |
| PVIN_B3 | 26 | PWR | BUCK3 的電源輸入。使用 4.7μF 或更大的陶瓷電容器將此引腳旁路至地。PVIN_B3 引腳上的電壓不得超過 VSYS 引腳上的電壓。 | 連接到 VSYS |
| LX_B3 | 27 | PWR | Buck3 的開關(guān)引腳。將 Buck3 電感器的一側(cè)連接到此引腳。 | 保持懸空 |
| MODE/RESET | 28 | I | 多功能引腳： 配置為 MODE：連接到 SoC 或硬接線上拉/下拉。強(qiáng)制降壓轉(zhuǎn)換器進(jìn)入 PWM 或允許自動進(jìn)入 PFM 模式。 配置為 RESET：連接到 SoC。強(qiáng)制進(jìn)行熱復(fù)位或冷復(fù)位（可配置），熱復(fù)位將輸出電壓重置為默認(rèn)值，冷復(fù)位會定序關(guān)閉所有啟用的電源軌，并重新上電。 極性是可配置的。 該引腳在 MODE 配置下對電平敏感，在 RESET 配置下對邊沿敏感。 |
不適用（拉至高電平或低電平，具體取決于配置，請參閱“PWM/PFM 和復(fù)位 (MODE/RESET)” |
| LX_B2 | 29 | PWR | Buck2 的開關(guān)引腳。將 Buck2 電感器的一側(cè)連接到此引腳。 | 保持懸空 |
| PVIN_B2 | 30 | PWR | BUCK2 的電源輸入。使用 4.7μF 或更大的陶瓷電容器將此引腳旁路至地。PVIN_B2 引腳上的電壓不得超過 VSYS 引腳上的電壓。 | 連接到 VSYS |
| MODE/STBY | 31 | I | 多功能引腳： 配置為 MODE： 連接到 SoC 或硬接線上拉/下拉。強(qiáng)制降壓轉(zhuǎn)換器進(jìn)入 PWM 或允許自動進(jìn)入 PFM 模式。 配置為 STBY：低功耗模式命令，禁用選定的電源軌。 MODE 和 STBY 這兩種功能可組合使用。 該引腳對電平敏感。 |
不適用（拉至高電平或低電平，具體取決于配置，請參閱“PWM/PFM 和低功耗模式 (MODE/STBY)” |
| FB_B2 | 32 | I | Buck2 的反饋輸入。連接到 Buck2 輸出濾波器。標(biāo)稱輸出電壓在 EEPROM 中配置。 | 連接到 GND |
| PGND | PowerPad | GND | 電源接地。外露焊盤必須通過直接位于 TPS6521505-Q1 下方的多個互連過孔連接到印刷電路板的連續(xù)接地層，從而更大限度地改進(jìn)電傳導(dǎo)和熱傳導(dǎo)。 | 不適用 |