ZHCSLQ7A April 2025 – October 2025 THS3470
PRODUCTION DATA
| 引腳 | 類型 | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| COMP | 14 | 輸入 | 內部補償引腳。默認情況下,通過接地切口保持未連接狀態(tài)。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.7。 |
| DGND | 33、34 | 輸入 | 數字接地 |
| DIE_TEMP | 12、13 | 輸出 | 裸片溫度輸出。默認情況下,該引腳在 25°C 時輸出 1.6V。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.6。 |
| FB | 35 | 輸出 | 輸入側反饋引腳 |
| IN? | 37 | 輸入 | 反相輸入 |
| IN+ | 40 | 輸入 | 同相輸入 |
| IOUT_MONITOR | 11 | 輸出 | 輸出電流監(jiān)測器默認情況下必須與 10kΩ 上拉和下拉電阻器連接。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.5。 |
| ISNK_FLAG | 6 | 輸出 | 輸出灌電流標志。當器件默認處于設定的灌電流限制范圍內時,在內部上拉至 VDD。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.4。 |
| ISNK_LIMIT | 7 | 輸入 | 輸出灌電流限制。默認情況下將上拉電阻器連接到 VCC。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.1。 |
| ISNK_LIMIT_EN | 4 | 輸入 | 輸出灌電流限制控制。默認情況下在內部上拉至 VDD,因此在 VOUT 灌入電流時無電流限制。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.2。 |
| ISRC_FLAG | 5 | 輸出 | 輸出拉電流標志。當器件默認處于設定的拉電流限制范圍內時,在內部上拉至 VDD。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.4。 |
| ISRC_LIMIT | 28 | 輸入 | 輸出拉電流限制。默認情況下將下拉電阻器連接到 VEE。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.1。 |
| ISRC_LIMIT_EN | 3 | 輸入 | 輸出拉電流限制控制。默認情況下在內部上拉至 VDD,因此在 VOUT 拉取電流時無電流限制。有關引腳操作的更多詳細信息,請參閱 節(jié) 6.3.2。 |
| DNC | 21、24、42 | — | 保持未連接。引腳從內部斷開連接。 |
| OVTEMP_FLAG | 22、23 | 輸出 | 過熱標志。當器件結溫低于 165°C 時默認為邏輯低電平。有關引腳的更多詳細信息,請參閱 節(jié) 6.3.3。 |
| P0 | 31 | 輸入 | 功率模式控制,bit0。在內部拉至高電平以啟用全偏置模式。有關引腳連接和性能的更多詳細信息,請參閱節(jié) 6.4.1和節(jié) 6.3.3。 |
| P1 | 30 | 輸入 | 功率模式控制,bit1。在內部拉至高電平以啟用全偏置模式。有關引腳連接和性能的更多詳細信息,請參閱節(jié) 6.4.1和節(jié) 6.3.3。 |
| VCC | 8、9、10、25、26、27、38、39 | 輸入 | 正電源。有關旁路和布局建議,請參閱節(jié) 7.5.2。 |
| VDD | 32 | 輸出 | 相對于 DGND 在內部生成的 5.0V 數字電源。有關旁路和布局建議,請參閱節(jié) 7.5.2。 |
| VEE | 15、20、29、36、41 | 輸入 | 負電源。有關旁路和布局建議,請參閱節(jié) 7.5.2。 |
| VMID | 1、2 | 輸出 | 1/2 Vs 緩沖輸出 (VCC+VEE)/2。必須從外部對該引腳進行緩沖,以便將 VMID 電壓用作設計中其他位置的電源或電壓基準。有關旁路和布局建議,請參閱節(jié) 7.5.2。 |
| VOUT | 16、17、18、19 | 輸出 | 放大器輸出 |
| 散熱焊盤 | — | 散熱焊盤。內部連接至 VEE | |