ZHCSLQ7A April 2025 – October 2025 THS3470
PRODUCTION DATA
本設計旨在優(yōu)化 THS3470 以輸出為基準的誤差,同時利用復合環(huán)路保留趨穩(wěn)行為。該設計的輸入階躍選擇為 5V,以匹配用于設置該設計輸出電壓的典型 DAC。輸出電流 (1A)、輸出擺幅 (40VPP)、趨穩(wěn)定時間 (250ns) 和以輸出為基準的誤差 (<0.1%) 均根據 OPA863A 和 THS3470 的理論最高性能進行選擇。如果需要更高的精度,可以改用 OPA328、OPA387 或 OPA365,雖然會犧牲趨穩(wěn)時間,但能降低輸出端等效誤差。
| 參數 | 值 |
|---|---|
| 電源電壓 | 60V |
| 輸入步長 | 4V |
| 輸出步長 | 40VPP (1A) |
| 輸出電流 | 高達 1A |
| 穩(wěn)定時間 (0.01%) | 250ns |
| 輸出端等效誤差 | <0.1% |