ZHCSUX5A February 2010 – March 2024 SN65MLVD040
PRODUCTION DATA
| 參數(shù) | 測試條件 | 最小值(1) | 典型值(2) | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| |VAB| | 差分輸出電壓幅度（A、B） | 請參閱圖 6-2 | 480 | 650 | mV | |
| Δ|VAB| | 邏輯狀態(tài)（A、B）之間的差分輸出 電壓幅度變化 |
-50 | 50 | mV | ||
| VOS(SS) | 穩(wěn)定狀態(tài)共模輸出電壓（A、B） | 請參閱圖 6-3 | 0.7 | 1.1 | V | |
| ΔVOS(SS) | 邏輯狀態(tài)（A、B）之間的穩(wěn)定狀態(tài)共模輸出電壓變化 | -50 | 50 | mV | ||
| VOS(PP) | 峰峰值共模輸出電壓（A、B） | 150 | mV | |||
| VA(OC) | 最大穩(wěn)定狀態(tài)開路輸出電壓（A、B） | 請參閱圖 6-7 | 0 | 2.4 | V | |
| VB(OC) | 最大穩(wěn)定狀態(tài)開路輸出電壓（A、B） | 0 | 2.4 | V | ||
| VP(H) | 電壓過沖，低電平至高電平輸出（A、B） | 請參閱圖 6-5 | 1.2 VSS | V | ||
| VP(L) | 電壓過沖，高電平至低電平輸出（A、B） | -0.2 VSS | V | |||
| IIH | 高電平輸入電流（D、DE） | VIH = 2V 至 VCC | 10 | μA | ||
| IIL | 低電平輸入電流（D、DE） | VIL = GND 至 0.8V | 10 | μA | ||
| |IOS| | 差分短路輸出電流幅度（A、B） | 請參閱圖 6-4 | 24 | mA | ||
| CI | 輸入電容（D、DE） | VI = 0.4 sin(30E6πt) + 0.5V (3) | 5 | pF | ||