ZHCSY62A April 2025 – June 2025 SN55LVTA4-SEP
PRODUCTION DATA
為了盡量減少串?dāng)_,單端布線和差分對之間的間距至少應(yīng)為單個(gè)布線寬度的兩倍或三倍。通常,如果并行的單端布線長度小于上升或下降時(shí)間的波長,則串?dāng)_可以忽略不計(jì)。對于長距離并行運(yùn)行,增加信號(hào)路徑之間的間距可以減少串?dāng)_。空間有限的電路板可從交錯(cuò)布線布局中受益,如圖 8-10 所示。
圖 8-10 交錯(cuò)布線布局這種配置在不同的層上布置交替信號(hào)布線;因此,布線之間的水平間距可能小于單個(gè)布線寬度的 2 或 3 倍。為確保接地信號(hào)路徑的連續(xù)性,TI 建議為每個(gè)信號(hào)過孔設(shè)置一個(gè)相鄰的接地過孔,如圖 8-11 所示。請注意,過孔會(huì)產(chǎn)生額外的電容。例如,典型過孔在 FR4 中具有 0.5pF 至 1pF 的集總電容效應(yīng)。
圖 8-11 接地過孔位置(側(cè)視圖)器件接地引腳與 PCB 接地平面之間的短距離低阻抗連接可減少接地反彈。接地平面中的孔和切口如果產(chǎn)生不連續(xù)性,從而導(dǎo)致返回電流環(huán)路面積增加,則會(huì)對電流返回路徑產(chǎn)生不利影響。
為更大限度地減少 EMI 問題,TI 建議避免布線下方的不連續(xù)性(例如孔、縫隙等),并盡可能縮短布線。通過將所有類似的功能放置在同一個(gè)區(qū)域,而不是將它們混合在一起,來明智地對電路板進(jìn)行分區(qū),有助于減少易感性問題。