ZHCSZ56A July 2025 – November 2025 DP83TC815-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3
特性說明
- 7.3.1 IEEE802.1AS 特性
- 7.3.2 TC10 睡眠喚醒
- 7.3.3 PPM 監(jiān)測器
- 7.3.4 時鐘抖動
- 7.3.5 輸出轉(zhuǎn)換控制
- 7.3.6 診斷工具套件
- 7.3.7 BIST 和環(huán)回模式
- 7.3.8 合規(guī)性測試模式
- 7.4 器件功能模式
- 7.5 編程
- 8 寄存器映射
- 9 應(yīng)用和實施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RHA|36
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RHA|36
訂購信息
7.4.3.2 簡化媒體獨立接口
DP83TC815-Q1 集成了 RMII 協(xié)會在 RMII Revision 1.2 和 1.0 中定義的簡化媒體獨立接口（RMII）。該接口旨在為第 22 條中指定的 IEEE 802.3u MII 提供一種引腳數(shù)更少的替代方案。從架構(gòu)上講，RMII 規(guī)范在 MII 的任一側(cè)提供了一個額外的調(diào)節(jié)層，但在沒有 MII 的情況下可實現(xiàn)。
DP83TC815-Q1 提供兩種類型的 RMII 操作：RMII 從模式和 RMII 主模式。在 RMII 從模式下，DP83TC815-Q1 由 50MHz CMOS 電平振蕩器供電，該振蕩器由 MAC 提供或與 MAC 基準時鐘同步。在 RMII 主工作模式下，DP83TC815-Q1 通過連接 XI 引腳的 25MHz CMOS 級振蕩器，或連接 XI 與 XO 引腳的 25MHz 晶體工作。當自舉至 RMII 引導(dǎo)模式時，會在 RX_D3 上自動啟用 50MHz 輸出時鐘。該 50MHz 輸出時鐘必須路由到 MAC。
可通過 strap 或通過對寄存器 0x0648 進行編程來配置 RMII 主模式。只能通過 RX_D[2:0] 引腳上的配置來配置 RMII 從模式。對于 RMII 從模式，除了放置適當?shù)淖耘e電阻器外，還將寄存器 0x0432 編程為值 0x0004。
RMII 規(guī)范具有以下特性：
- MAC 和 PHY 之間共享的單個時鐘基準
- 提供獨立的 2 位寬發(fā)送和接收數(shù)據(jù)路徑
在該模式下，發(fā)送與接收路徑均采用 50MHz 內(nèi)部基準時鐘，每個時鐘周期可傳輸兩比特數(shù)據(jù)。
表 7-28 中總結(jié)了 RMII 信號。
| 功能 | 引腳 |
|---|---|
| 數(shù)據(jù)信號 | TX_D[1:0] |
| RX_D[1:0] | |
| 控制信號 | TX_EN |
| CRS_DV |
圖 7-21 RMII 信令| TX_EN | TX_D[1:0] | 說明 |
|---|---|---|
| 0 | 00 至 11 | 正常幀間 |
| 1 | 00 至 11 | 正常數(shù)據(jù)發(fā)送 |
| CRS_DV | RX_ER | RX_D[1:0] | 說明 |
|---|---|---|---|
| 0 | 0 | 00 至 11 | 正常幀間 |
| 0 | 1 | 00 | 正常幀間 |
| 0 | 1 | 01 至 11 | 保留 |
| 1 | 0 | 00 至 11 | 正常數(shù)據(jù)接收 |
| 1 | 1 | 00 至 11 | 有錯誤的數(shù)據(jù)接收 |
RMII 從模式：TX_D[1:0] 上的數(shù)據(jù)以 XI 引腳上的基準時鐘上升沿為基準鎖存在 PHY 上。數(shù)據(jù)以 XI 引腳上的相同上升時鐘邊沿為基準顯示在 RX_D[1:0]上。
RMII 主模式：TX_D[1:0] 上的數(shù)據(jù)以 RX_D3 引腳上的時鐘邊沿為基準鎖存在 PHY 上。數(shù)據(jù)以 RX_D3 引腳上相同上升時鐘邊沿為基準呈現(xiàn)在 RX_D[1:0]上。
DP83TC815-Q1 RMII 提供一個 RX_DV 信號，該信號提供了一種更簡單的方法來恢復(fù)接收數(shù)據(jù)，而無需將 RX_DV 與 CRS_DV 指示分開。即使 RMII 規(guī)范不要求 RX_ER，該信號也受到支持。
RMII 包括一個可編程 FIFO，可以調(diào)整基準時鐘和恢復(fù)時鐘之間的頻率差。可編程 FIFO 位于寄存器 0x0011[9:8] 和寄存器 0x0648[9:7] 中，可根據(jù)預(yù)期的最大數(shù)據(jù)包大小和時鐘精度大幅減少內(nèi)部傳播延遲。
| 寄存器 0x0011 <9:8> | 寄存器 0x0648 <9:7> | 使 PHY 延遲遞增 | 無錯誤的最大數(shù)據(jù)包長度 |
|---|---|---|---|
| 01 | 010 | 默認值 | 2250 |
| 10 | 100 | 80ns | 7250 |