使用以太網(wǎng) PHY 創(chuàng)建新系統(tǒng)設(shè)計(jì)時，請遵循以下原理圖捕獲過程：
- 從表表 7-41 中選擇所需 PHY 硬件配置。
- 使用電氣特性表、表 7-39 表和表 7-40 表選擇正確的外部自舉電阻器。
- 如果使用 LED，請確保采用正確的外部電路，如圖 7-25 所示。
- 從電氣特性表中選擇符合 CMOS 級振蕩器或晶體諧振器要求的合適時鐘源。
- 選擇 CMC，建議 CMC 列表見表 9-2。
- 添加表 9-1 中的共模終端、直流阻斷電容、MDI 耦合電容和 ESD 分流器。
- 確保 VDDIO 和 VDDA 電源引腳上有足夠的電源去耦。
- 在 MDIO 線路中添加外部上拉電阻器（連接至 VDDIO）。
- 如果采用 SGMII，則在 MAC 與 PHY SGMII 引腳之間連接 0.1μF 直流阻斷電容器。
- 如果不需要睡眠模式，WAKE 引腳必須直接連接到 VSLEEP，或通過外部上拉電阻器連接到 VSLEEP。
應(yīng)遵循如下布局過程：
- 靠近電路板邊緣布置 PHY，以便將短 MDI 布線連接至所需連接器。
- 布置 MDI 外部組件：CMC、直流阻斷電容器、CM 終端、MDI 耦合電容器和 ESD 分流器。
- 在頂層 CMC 下方創(chuàng)建金屬澆注禁止區(qū)域，之后在頂層下方至少創(chuàng)建一層。
- 確保 MDI TRD_M 和 TRD_P 布線的連接方式能夠?qū)崿F(xiàn) 100Ω 差分。
- 靠近 XI 和 XO 引腳布置時鐘源。
- 確保當(dāng)配置為 MII、RMII 或 RGMII 運(yùn)行時，xMII 引腳布線為 50Ω，且為以地為基準(zhǔn)的單端連接。
- 確保發(fā)送路徑 xMII 引腳的連接方式可使設(shè)置和保存計(jì)時不違反 PHY 要求。
- 確保接收路徑 xMII 引腳的連接方式可使設(shè)置和保持計(jì)時不違反 MAC 要求。
- 確保當(dāng)配置為 SGMII 運(yùn)行時，xMII RX_P、RX_M、TX_P 和 TX_M 引腳的連接方式能夠?qū)崿F(xiàn) 100Ω 差分。
- 靠近 PHY 布置 MDIO 上拉電阻器。