ZHCY224 October 2025 AM263P4-Q1 , TAS67524-Q1 , TAS6754-Q1
以太網(wǎng)環(huán)形架構(gòu)的實施需要在每個節(jié)點上配置微控制器 (MCU)、以太網(wǎng)交換機以及兩個以太網(wǎng)物理層 (PHY)。MCU 負(fù)責(zé)對數(shù)據(jù)進(jìn)行封裝與解封裝,將其他數(shù)據(jù)包轉(zhuǎn)換為以太網(wǎng)數(shù)據(jù)包,反之亦然。以太網(wǎng)交換機提供硬件卸載支持,包括數(shù)據(jù)包的轉(zhuǎn)發(fā)、復(fù)制、環(huán)路終止以及重復(fù)數(shù)據(jù)包的檢測與丟棄等功能,這些均遵循 IEEE 802.1cb 標(biāo)準(zhǔn)(如果硬件不支持,也可通過軟件實現(xiàn))。目前存在三種不同的實施選項,如 圖 6 所示。
在選擇不同的硬件實施時,需要考慮成本、應(yīng)用與延時。通常情況下,集成式交換機的成本低于外部交換機。區(qū)域控制器通常只需五個或更少的以太網(wǎng)連接即可與其他高速 ECU(例如 ZCM、CCU 和雷達(dá)模塊)進(jìn)行通信。然而,大多數(shù)可用的以太網(wǎng)交換機都配備了八個或更多端口,當(dāng)系統(tǒng)僅需五個或更少端口時,這會造成系統(tǒng)成本的增加。
支持 IEEE 802.1cb 等高級協(xié)議的硬件加速型以太網(wǎng)交換機(無論是集成式還是外部),能夠顯著降低延時;相比之下,基于軟件實施的方案通常會增加約 20μs 的延時。同時,具備 IEEE 802.1Qbv 功能的交換機還能通過優(yōu)先級隊列優(yōu)化流量調(diào)度,進(jìn)一步減少延時。TI 提供多種 MCU,支持通用平臺交換機 (CPSW)、IEEE 802.1Qbv 以及類似于 IEEE 802.1cb 中的功能。
圖 7 展示了使用具有集成 CPSW 和外部以太網(wǎng) PHY 的 TI MCU (AM263P4-Q1) 的以太網(wǎng)環(huán)形實施。
以太網(wǎng)環(huán)形實施過程從 MCU 內(nèi)的數(shù)據(jù)封裝開始,如階段 1 所示。這些數(shù)據(jù)可以包括來自 CAN、局域互聯(lián)網(wǎng)絡(luò)、其他汽車接口的高優(yōu)先級車輛數(shù)據(jù)、音頻數(shù)據(jù)以及非保證服務(wù)流量。在階段 2,系統(tǒng)在兩個以太網(wǎng)端口對數(shù)據(jù)包進(jìn)行復(fù)制,以順時針和逆時針兩個方向發(fā)送數(shù)據(jù);這一復(fù)制可通過軟件或硬件完成,具體取決于交換機的能力。AM263P4-Q1 能夠通過硬件實現(xiàn)這一點。
在階段 3,當(dāng)節(jié)點接收到的數(shù)據(jù)的目標(biāo)媒體訪問控制 (MAC) 地址與 PHY 的 MAC 地址不匹配時,以太網(wǎng)交換機會將該數(shù)據(jù)包轉(zhuǎn)發(fā)到環(huán)形中的下一個節(jié)點。在階段 4,目標(biāo)節(jié)點會通過軟件或硬件丟棄重復(fù)的數(shù)據(jù)包,使 ZCM 無法處理從兩個方向到達(dá)的相同數(shù)據(jù)包。環(huán)形終止也與重復(fù)數(shù)據(jù)包抑制協(xié)同工作,以防止環(huán)形內(nèi)的冗余幀無限循環(huán)。
TI 的 AM263P4-Q1 MCU 非常適合以太網(wǎng)環(huán)形應(yīng)用,因為其 CPSW 在硬件中實現(xiàn)了數(shù)據(jù)包復(fù)制,從而使得在 1Gbps 以太網(wǎng)條件下端到端延時最多可減少約 69μs。表 2 比較了基于軟件與基于硬件的數(shù)據(jù)包復(fù)制在各階段的延遲,假設(shè)每秒 10000 個數(shù)據(jù)包且載荷為 1500 字節(jié)。
| 階段 | 軟件或硬件 | 軟件中階段 2 的延時 | 硬件中階段 2 的延時 | ||
| 平均值 | 最大值 | 平均值 | 最大值 | ||
| 階段 1 | 軟件 | 23μs | 122μs | 23μs | 122μs |
| 階段 2 | 軟件或硬件 | 16μs | 79μs | 10μs | |
| 階段 3 | 硬件 | 10μs | |||
| 階段 4 | 軟件 | 25μs | |||