ZHCAF90 April 2025 ISO1228
4.1 正常模式
在正常 SPI 模式 (BURST_EN = 0) 下，ISO1228 期望在地址階段接收 8 位時(shí)鐘 (SCLK) 和數(shù)據(jù) (SDI)，然后在數(shù)據(jù)階段再接收 8 位 SCLK 和 SDI。圖 4-1 顯示了 ISO1228 上 SPI 事務(wù)的典型時(shí)序波形：
圖 4-1 正常模式下的 SPI 時(shí)序由于噪聲或任何其他故障，ISO1228 可能會(huì)與 MCU 失去同步。例如，MCU 在 ISO1228 仍處于地址階段時(shí)發(fā)送數(shù)據(jù)階段的位（反之亦然）。
為了解決該問題，可以使用 SYNC 引腳將 MCU 與 ISO1228 同步。SYNC 引腳（引腳 28）可以更改狀態(tài)以指示 ISO1228 的當(dāng)前相位。
- 當(dāng) SYNC = 1 時(shí)，ISO1228 處于地址幀中
- 當(dāng) SYNC = 0 時(shí)，ISO1228 處于數(shù)據(jù)幀中并且發(fā)送或接收數(shù)據(jù)位
如果 MCU 檢測(cè)到 MCU 與 ISO1228 不同步，則 MCU 可以讀取 SYNC 引腳，然后在 nRST 置為低電平，以清零 ISO1228 的內(nèi)部寄存器并啟動(dòng)新事務(wù)。