3 驗證

為了驗證該方案，使用 2 塊 AM243x Launch Pad，并進(jìn)行了以下硬件連接：

• 通過導(dǎo)線將 LP-AM243x 器件 1 BP.45 (SYNCOUT0) 連接到 LP-AM243x 器件 2 BP.8 (LATCH_IN0)
• 通過導(dǎo)線將器件 1 J16 引腳 1 (FSI RXCLK) 連接到器件 2 J16 引腳 2 (FSI TXCLK)
• 通過導(dǎo)線將器件 1 的 J16 引腳 5 (FSI RXD0) 連接到器件 2 的 J16 引腳 6 (FSI TXD0)
• 通過導(dǎo)線將器件 1 的 J16 引腳 7 (FSI RXD1) 連接到器件 2 的 J16 引腳 8 (FSI TXD1)
• 通過導(dǎo)線將器件 1 的 J16 引腳 3 (GND) 連接到器件 2 的 J16 引腳 4 (GND)

圖 3-1 顯示了演示的驗證設(shè)置，圖 3-2 是所有信號的時序波形，包括：

• 通道 0：器件 2– Bp.33 （PRG0_PRU0_GPO0 切換以顯示使用 IEP 比較 0 事件的周期時間）
• 通道 1：器件 2 – BP.32 （PRG0_PRU0_GPO1 切換以顯示由 IEP 比較 2 事件觸發(fā)的任務(wù) 2，該事件用于位置檢測的預(yù)定開始時間）
• 通道 2：器件 2 – BP.31 （PRG0_PRU0_GPO2 切換以顯示由 IEP 比較 3 事件觸發(fā)的任務(wù) 3，該事件用于通過 FSI 進(jìn)行位置數(shù)據(jù)傳輸?shù)念A(yù)定開始時間）
• 通道 3：器件 1 – J6 引腳 1 (FSI TX CLK) 或器件 2 – J16 引腳 2 (FSI RX CLK)
• 通道 4：器件 1 – BP.11 （PRG0_PRU1_GPO0 切換以顯示由 INTC 事件觸發(fā)的任務(wù) 1，該事件用于將位置數(shù)據(jù)從 FSI RX 緩沖器移動到 TCM）
• 通道 5：器件 1 – BP.51 （系統(tǒng) GPO1_20 切換以在位置數(shù)據(jù)移動完成后顯示 PRU1 中斷）
• 通道 6：器件 1 – BP.45 (IEP0_SYNCOUT0)
• 通道 7：器件 2 – BP.45 (IEP0_SYNCOUT0)

圖 3-1 驗證演示設(shè)置

圖 3-2 所有信號的總體時序

在通道 0 上顯示的 PWM 周期電平 (16kHz) 下，周期時間設(shè)置為 62.5us。位置檢測從通道 1 所示周期的中心點開始。通道 2、通道 4 和通道 3 分別顯示了 FSI 延時（包括 FSI TX 和 RX 的處理時間以及數(shù)據(jù)傳輸時間）。對于傳輸 32 字節(jié)數(shù)據(jù)字，通過 FSI 的總通信延時約為 3.046us。通道 6 和 7 是器件 1 和器件 2 生成的 IEP SYNCOUT0 信號，通過補償延遲使其保持良好對齊。圖 3-3 顯示了上面提到的驗證結(jié)果。同時，圖 3-4 還顯示了器件 1 和器件 2 之間的 IEP SYNCOUT0 脈沖漂移在隔夜測試中小于 5ns。漂移在器件 2 中得到補償。因此，該過程會同步兩個 AM243x 器件的 IEP 計數(shù)器。

圖 3-3 時序驗證結(jié)果

圖 3-4 器件間 IEP SYNCOUT0 漂移的隔夜測試結(jié)果

數(shù)據(jù)傳輸驗證結(jié)果如 圖 3-5 所示。32 字節(jié)數(shù)據(jù)作為位置數(shù)據(jù)提前寫入器件 2 的 ICSSG 動態(tài)隨機存取存儲器 (DRAM)。器件 1 的緊密耦合存儲器 (TCM) 存儲從 FSI RX 緩沖器接收到的數(shù)據(jù)。所有數(shù)據(jù)都復(fù)制到 PRU 內(nèi)核中斷內(nèi)的調(diào)試緩沖器 gRxBufData，以顯示數(shù)據(jù)驗證。

圖 3-5 數(shù)據(jù)傳輸驗證結(jié)果