設(shè)計(jì)目標(biāo)
| 差分輸入 Vi |
差分輸出 (Vo1 – Vo2) |
電源 |
| ViMin |
ViMax |
VoMin |
VoMax |
Vcc |
Vee |
Vref |
| -500mV |
+500mV |
-2.5V |
+2.5V |
+5 |
0V |
+2.5V |
| 截止頻率下限 |
截止頻率上限 |
| 16Hz |
> 1MHz |
設(shè)計(jì)說明
此電路使用兩個(gè)運(yùn)算放大器構(gòu)建分立式單電源差分輸入差分輸出放大器。電路將差分信號(hào)轉(zhuǎn)換為差分輸出信號(hào)。
設(shè)計(jì)說明
- 驗(yàn)證 R1 和 R2 完美匹配高精度電阻器,從而保持高直流共模抑制性能。
- 增加 R4 和 R5 以匹配必要的輸入阻抗,但這樣做會(huì)降低熱噪聲性能。
- 從 Vcc 到地的分壓器也會(huì)導(dǎo)致單電源運(yùn)行發(fā)生偏置。
- Vref 將儀表放大器偏置的輸出電壓設(shè)置為 1/2 Vs,用于確保輸出可以擺動(dòng)至兩個(gè)電源軌。
- 選擇 C1 和 C2 以選擇截止頻率下限。
- 能否以線性模式運(yùn)行取決于所使用的分立式運(yùn)算放大器的輸入共模和輸出擺幅范圍。線性輸出擺幅范圍在運(yùn)算放大器數(shù)據(jù)表中 AOL 測(cè)試條件下指定
設(shè)計(jì)步驟
- 電路的傳遞函數(shù)如下所示。
- 選擇電阻器 R1 = R2 以保持共模抑制性能。
- 選擇電阻器 R4 和 R5 以實(shí)現(xiàn)所需的輸入阻抗。
- 計(jì)算 R3 以設(shè)置差分增益。
- 將基準(zhǔn)電壓 Vref 設(shè)置為 1/2 Vs。
- 計(jì)算 C1 和 C2 以設(shè)置截止頻率下限。
設(shè)計(jì)仿真
交流仿真結(jié)果
請(qǐng)注意看下圖,根據(jù)此設(shè)計(jì)的要求,–3-dB 截止頻率下限約為 16Hz,而截止頻率上限在 1MHz 以上。
設(shè)計(jì)特色運(yùn)算放大器
| OPA374 |
| Vss |
2.3V 至 5.5V |
| VinCM |
軌到軌 |
| Vout |
軌到軌 |
| Vos |
1mV |
| Iq |
585μA/通道 |
| Ib |
0.5pA |
| UGBW |
6.5MHz |
| SR |
5V/μs |
| 通道數(shù) |
1、2、4 |
| OPA374 |
設(shè)計(jì)備選運(yùn)算放大器
| TLV9061 |
| Vss |
1.8V 至 5.5V |
| VinCM |
軌到軌 |
| Vout |
軌到軌 |
| Vos |
0.3mV |
| Iq |
0.538mA |
| Ib |
0.5pA |
| UGBW |
10MHz |
| SR |
6.5V/μs |
| 通道數(shù) |
1、2、4 |
| TLV9061 |