ZHCSVD3E December 2003 – March 2024 SN65MLVD200A , SN65MLVD202A , SN65MLVD204A , SN65MLVD205A
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
必須用至少單個布線寬度的兩倍或三倍分隔單端布線和差分對,以更大程度地降低串擾可能性。平行布置的單端布線的串擾小于上升或下降時間的波長,通??梢院雎圆挥?。針對長距離平行布線,增加信號路徑之間的間距以減少串擾??臻g有限的電路板可從交錯布線布局中受益,如圖 11-9 所示。
圖 11-9 交錯布線布局這種配置在不同的層上布置交替信號布線;因此,布線之間的水平間距可能小于單個布線寬度的 2 或 3 倍。為確保接地信號路徑的連續(xù)性,TI 建議為每個信號過孔設(shè)置一個相鄰的接地過孔,如圖 11-10 所示。
過孔會產(chǎn)生額外的電容。例如,典型過孔在 FR4 中具有 ?pF 至 1pF 的集總電容效應(yīng)。
圖 11-10 接地過孔位置(側(cè)視圖)器件接地引腳與 PCB 接地平面之間的短距離低阻抗連接可減少接地反彈。接地平面中的孔和切口如果產(chǎn)生不連續(xù)性,增加返回電流環(huán)路面積,則會對電流返回路徑產(chǎn)生不利影響。
為更大限度地減少 EMI 問題,TI 建議避免布線下方的不連續(xù)性(例如孔、縫隙等),并盡可能縮短布線。通過將所有類似的功能放置在同一個區(qū)域,而不是將它們混合在一起,來明智地對電路板進行分區(qū),有助于減少易感性問題。