建議使用良好的布局實(shí)踐。為了使器件具有出色的運(yùn)行性能，請使用良好的印刷電路板 (PCB) 布局實(shí)踐，包括：
- 確保次級(jí)運(yùn)算放大器的兩個(gè)輸入路徑在源阻抗和電容方面對稱且匹配良好，以避免將共模信號(hào)轉(zhuǎn)換為差模信號(hào)和熱電動(dòng)勢 (EMF)。
- 噪聲可通過器件的電源引腳和整個(gè)電路的電源引腳傳播到模擬電路中。旁路電容器通過提供模擬電路的本地低阻抗電源來減少耦合噪聲。在每個(gè)電源引腳和接地端之間連接低 ESR 0.1μF X7R 陶瓷旁路電容器，放置位置盡量靠近器件。針對單電源應(yīng)用，V+ 與接地端之間可以接入單個(gè)旁路電容器。
- 為 VCM 去耦電容選擇 C0G (NP0) 陶瓷電容器，并盡可能靠近 VCM 引腳放置。
- 對于光電檢測應(yīng)用，將光電二極管盡可能靠近 I1引腳放置，以最大限度地減小寄生電感。
- 為了減少寄生耦合，請讓輸入布線盡可能遠(yuǎn)離電源或輸出布線。如果上述布線無法分離，則讓敏感性布線與有噪聲布線垂直交叉要遠(yuǎn)優(yōu)于選擇平行的布線方式。
- 盡可能減少熱結(jié)的數(shù)量。信號(hào)路徑最好在單層內(nèi)布線，不使用過孔，并盡可能縮短布線。
- 與主要熱源（高功耗電路）保持足夠的距離。如果不可能，請調(diào)整器件位置，使熱源對差分信號(hào)路徑高側(cè)和低側(cè)的影響能夠均勻匹配。
- 將散熱焊盤焊接到 PCB 上。為了使 LOG114 能夠正常散熱并更大限度地減少漏電，即使在低功耗應(yīng)用中，也要將散熱焊盤連接到與 V–電連接的平面或大面積覆銅上。
- 外露焊盤也必須焊接到 PCB 上，實(shí)現(xiàn)結(jié)構(gòu)完整性和長期可靠性。
LOG114 采用 QFN-16 封裝。這種無引線封裝在封裝底部四個(gè)側(cè)面都有引線觸點(diǎn)，從而更大限度地節(jié)省布板空間。封裝底部的外露引線框芯片墊可以增強(qiáng)散熱和電氣特性。
QFN 封裝體積小巧，具有更小的布線面積、更高的散熱性能以及更低的電氣寄生效應(yīng)。此外，無外部引線也消除了引線彎曲問題。
QFN 封裝可使用標(biāo)準(zhǔn)印刷電路板 (PCB) 組裝技術(shù)輕松安裝。另請參閱 QFN 和 SON 器件在 PCB 上的貼裝 應(yīng)用手冊和 Quad Flatpack No? Lead Logic 邏輯封裝 應(yīng)用手冊。