ZHCSYP7 September 2025 AFE53004W
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 參數(shù) | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 內(nèi)部基準 | ||||||
| 初始精度 | TA = 25°C | 1.1979 | 1.212 | 1.224 | V | |
| 基準輸出溫度系數(shù)(1) (2) | 50 | ppm/°C | ||||
| 外部基準 | ||||||
| VREF 輸入阻抗(1) (3) | 192 | kΩ-ch | ||||
| EEPROM | ||||||
| 壽命(1) | -40℃ ≤ TA ≤ +85℃ | 20000 | 周期 | |||
| TA = 125°C | 1000 | |||||
| 數(shù)據(jù)保留(1) | TA = 25°C | 50 | 年 | |||
| EEPROM 編程寫入周期時間(1) | 200 | ms | ||||
| 器件啟動時間(1) | 從電源有效 (VDD ≥ 1.7V) 到輸出有效狀態(tài)（EEPROM 中編程的輸出狀態(tài)）所用的時間，CAP 引腳上具有 0.5μF 電容器 | 5 | ms | |||
| 數(shù)字輸入 | ||||||
| 數(shù)字饋通 | 電壓輸出模式，中標度 DAC 輸出靜態(tài)，超快速模式，SCL 切換 | 20 | nV-s | |||
| 引腳電容 | 每引腳 | 10 | pF | |||
| POWER | ||||||
| IDD | 流入 VDD 的電流 | 睡眠模式，內(nèi)部基準關(guān)斷，外部基準為 5.5V | 28 | μA | ||
| IDD | 流入 VDD 的電流(1) | 睡眠模式，內(nèi)部基準已啟用，通過內(nèi)部基準的額外電流 | 10 | μA | ||
| IDD | 流入 VDD 的電流(1) | 所有通道已啟用，內(nèi)部基準已啟用，每個通道通過內(nèi)部基準的額外電流 | 12.5 | μA | ||
| 高阻抗輸出 | ||||||
| ILEAK | 流入 VOUTX 和 VFBX 的電流 | DAC 處于高阻態(tài)輸出模式，1.7V ≤ VDD ≤ 5.5V | 10 | nA | ||
| VDD = 0V，VOUT ≤ 1.5V，VDD 和 AGND 之間的去耦電容 = 0.1μF | 200 | nA | ||||
| VDD = 0V，1.5V < VOUT ≤ 5.5V，VDD 和 AGND 之間的去耦電容 = 0.1μF | 500 | nA | ||||
| VDD 和 AGND 之間的電阻為 100kΩ，VOUT ≤ 1.25V，OUT 引腳上具有 10kΩ 串聯(lián)電阻 | ±2 | μA | ||||