ZHCSYH1A June 2025 – December 2025 AFE10004-EP
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
| 最小值 | 標(biāo)稱值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|
| I2C 時(shí)序要求 | |||||
| f(SCL) | I2C 時(shí)鐘頻率 | 10 | 400 | kHz | |
| t(LOW) | SCL 時(shí)鐘低電平周期 | 1.3 | μs | ||
| t(HIGH) | SCL 時(shí)鐘高電平周期 | 0.6 | μs | ||
| t(HDSTA) | 重復(fù)啟動(dòng)條件后的保持時(shí)間。 在此周期后，生成第一個(gè)時(shí)鐘 |
0.6 | μs | ||
| t(SUSTA) | 重復(fù)啟動(dòng)條件建立時(shí)間 | 0.6 | μs | ||
| t(SUSTO) | 停止條件建立時(shí)間 | 0.6 | μs | ||
| t(BUF) | 停止條件和啟動(dòng)條件之間的總線空閑時(shí)間 | 1.3 | μs | ||
| t(SUDAT) | 數(shù)據(jù)設(shè)置時(shí)間 | 100 | ns | ||
| t(HDDAT) | 數(shù)據(jù)保持時(shí)間 | 0 | 900 | ns | |
| tF,SDA | 數(shù)據(jù)下降時(shí)間 | 20 | 300 | ns | |
| tF,SCL | 時(shí)鐘下降時(shí)間 | 300 | ns | ||
| tR,SCL | 時(shí)鐘上升時(shí)間 | 300 | ns | ||
| tR,SCL100 | SCL ≤ 100kHz 時(shí)的上升時(shí)間 | 1000 | ns | ||
| SCL 和 SDA 超時(shí) | 20 | 30 | ms | ||
| SPI 時(shí)序要求，VIO = 2.7V 至 3.6V | |||||
| f(SCLK) | SPI 時(shí)鐘頻率 | 20 | MHz | ||
| t(SCLKLOW) | 時(shí)鐘高電平時(shí)間 | 20 | ns | ||
| t(SCLKHIGH) | 時(shí)鐘低電平時(shí)間 | 20 | ns | ||
| t(SDISU) | 數(shù)據(jù)設(shè)置時(shí)間 | 10 | ns | ||
| t(SDIHD) | 數(shù)據(jù)保持時(shí)間 | 10 | ns | ||
| t(SDODLY) | SDO 延遲 | 0 | 20 | ns | |
| t(SDODIS) | SDO 禁用 | 0 | 20 | ns | |
| t(CSSU) | CS 設(shè)置 | 10 | ns | ||
| t(CSHD) | CS 保持 | 20 | ns | ||
| t(CSHIGH) | CS 脈沖寬度 | 25 | ns | ||
| SPI 時(shí)序要求，VIO = 1.65V 至 2.7V | |||||
| f(SCLK) | SPI 時(shí)鐘頻率 | 10 | MHz | ||
| t(SCLKLOW) | 時(shí)鐘高電平時(shí)間 | 40 | ns | ||
| t(SCLKHIGH) | 時(shí)鐘低電平時(shí)間 | 40 | ns | ||
| t(SDISU) | 數(shù)據(jù)設(shè)置時(shí)間 | 10 | ns | ||
| t(SDIHD) | 數(shù)據(jù)保持時(shí)間 | 10 | ns | ||
| t(SDODLY) | SDO 延遲 | 0 | 30 | ns | |
| t(SDODIS) | SDO 禁用 | 0 | 30 | ns | |
| t(CSSU) | CS 設(shè)置 | 10 | ns | ||
| t(CSHD) | CS 保持 | 20 | ns | ||
| t(CSHIGH) | CS 脈沖寬度 | 25 | ns | ||