以下配置用于在單電源配置中以 3.3V 邏輯電平評估 TLV6722。

• 使用跳線將 J1 引腳 1 (H_VCC) 短接至 J1 引腳 2 (M_VCC)。
• 使用跳線將 J2 引腳 1 (H_VCC) 短接至 J1 引腳 2 (V_HOST)。
• 使用跳線將 J3 引腳 2 (M_INT) 短接至 J3 引腳 3 (GND)。
• 使用捕捉器轉(zhuǎn)捕捉器電纜將 TP17 (H_LPWn) 短接至 TP15 (H_RSTn)。
• 將電源正極端子設(shè)置為 3.3V，并禁用輸出。
• 將電源正極端子連接到 TP1 (H_VCC)。
• 將電源接地端子連接到 TP10 (GND)。
• 將任意波形發(fā)生器 (AWG) 設(shè)置為生成一個高電壓為 3.3V、低電壓為0V 的 50kHz 方波，并禁用輸出。
• 將 AWG 輸出信號連接到 TP17 (H_LPWn)，將接地端子連接到 TP7 (GND)。
• 將 TP12 (M_RSTn) 連接到高阻態(tài)端接示波器通道，并盡可能將接地引線連接到 GND。
• 將 TP14 (M_LPWn) 連接到高阻態(tài)端接示波器通道，并盡可能將接地引線連接到 GND。
• 將 TP15 (H_RSTn) 連接到高阻態(tài)端接示波器通道，并盡可能將接地引線連接到 GND。
• 首先，啟用直流電源輸出，為 TLV672XEVM 提供 3.3V 電壓。然后，啟用 AWG 輸出，為 H_LPWn 和 H_RSTn 生成輸入信號。
• 監(jiān)測示波器波形，以確保比較器輸出正在切換，并且主機和模塊信號的極性相匹配。