SN74HCS72 是具有負沿觸發(fā)時鐘輸入的雙 D 型觸發(fā)器 (DFF)。該器件是 HCS 邏輯系列的一部分，此系列包括所有輸入引腳上的施密特觸發(fā)器架構(gòu)，可提高噪聲裕度和動態(tài)功耗。此外，與市場上的同類產(chǎn)品相比，HCS 系列具有最低的靜態(tài)功耗和輸入漏電流。

SN74HCS72 的特性：

• 寬工作電壓范圍：2V 至 6V
• 更寬泛的工作環(huán)境溫度范圍： –40°C 至 +125°C，TA
• 施密特觸發(fā)器輸入架構(gòu)支持慢速輸入轉(zhuǎn)換并提高了噪聲裕度
• 低功耗，典型靜態(tài) ICC 為 100 nA
• 8 ns 典型延遲，5V 電源

當 AMC23C10 比較器檢測到過零時，SN74HCS72 DFF 提供具有極短延遲的下降沿檢測以立即控制開關(guān)。推挽輸出提供出色的驅(qū)動強度來控制 TPSI3050-Q1 使能信號。

觸發(fā)器從 AMC23C10 檢測 OUT2 的下降沿，有效檢測過零電壓。該設(shè)計僅檢測 OUT2 的下降沿，因此電路的最大延遲為 60 Hz 源的一個完整周期或最大 17 ms。將開關(guān) S1 與 TMUX1219 結(jié)合使用來啟用或禁用過零開關(guān)電路。表 2-1 展示了基于 S1、EN、OUT2 和 1Q 狀態(tài)的電路邏輯。

該電路在禁用背對背 FET 時檢測過零電壓。一旦啟用 FET，反向并聯(lián)二極管將不會被偏置以檢測過零電壓。如果將 S1 置于低電平，則過零檢測電路被禁用。只有當 OUT2 從高電平變?yōu)榈碗娖綍r，觸發(fā)器才會改變狀態(tài)。

如果 TPSI3050-Q1 被禁用，S1 為高電平，并且 OUT2 從低電平變?yōu)楦唠娖?，只有這時 TPSI3050-Q1 會將 VDRV 置為高電平。一旦將 VDRV 置于高電平，則 FET 將打開。