ZHCAE60 June 2024 AFE7900 , AFE7901 , AFE7903 , AFE7906 , AFE7950 , AFE7950-SP , AFE7951 , AFE7953 , AFE7954 , AFE7955 , AFE7958
6.2 JESD 錯誤的故障和修復(fù)
- 如果 0x118 或 0x119 中存在錯誤，則這是與串行器/解串器相關(guān)的錯誤寄存器，因此檢查串行器/解串器的信號完整性非常重要。我們有 CAPI 來檢查 SRX 中的 PRBS 測試模式并讀取錯誤計數(shù)器。
適用于 SRX PRBS 校驗器的 CAPI：
enableSerdesRxPrbsCheck
clearSerdesRxPrbsErrorCounter
getSerdesRxPrbsError
此外，如果您要驗證串行器/解串器 PHY 層 AFE 到 FPGA 連接的信號完整性，AFE 使用 CAPI 發(fā)送 PRBS 模式。
適用于 STX PRBS 使能的 CAPI：
sendserdesTxPrbs
- 其他寄存器（0x11b、0x11c、0x11d、0x11e 和 0x11f）是 JESD 通道錯誤指示器。錯誤位和說明不言自明，用以指示 JESD 鏈路中的問題。下面列出了一些常見錯誤以及錯誤設(shè)計。
JESD204B
- 使用子類 1，確保 AFE 和 FPGA/ASIC 以確定性方式正確確認 Sysref。必須與器件時鐘和 FPGA 基準時鐘同步，上升沿轉(zhuǎn)換確定 LMFC 對齊。
圖 6-1 確定性延遲注： 有關(guān)更多詳細信息，請參閱了解 JESD204B 子類和確定性延遲。 - 較低的串行器/解串器眼圖裕度會導(dǎo)致問題，請嘗試調(diào)整 FPGA/ASIC 的 FFE 抽頭以提高 AFE 上 SRX 的擺幅。
- 從 FPGA 發(fā)送 K28.5 模式，檢查 AFE SYNC PIN 是否正在響應(yīng)，并檢查 CS 狀態(tài)是否符合預(yù)期。
- 如果我們看到任何與對齊相關(guān)的錯誤，則需要調(diào)整 RBD 值。RBD 是一個釋放緩沖器空間，用于在調(diào)整通道的延遲變化的時間內(nèi)緩沖數(shù)據(jù)。請參閱確定 JESD204B 和 JESD204C 接收器中的最佳接收緩沖器延遲 應(yīng)用手冊。
- 正確設(shè)置 RBD 后，F(xiàn)S 狀態(tài)也變?yōu)檎_，此時鏈路穩(wěn)定。
- 檢查串行器/解串器極性。如果串行器/解串器極性反轉(zhuǎn)，可能會進入 CS 狀態(tài)，但不會進入 FS 和緩沖器狀態(tài)。
- 檢查 204B 擾頻器狀態(tài)是否匹配 AFE 和 FPGA/ASIC。兩者可同時啟用，也可同時禁用。
JESD204C
- 如前所述，可以針對 AFE 和 FPGA/ASIC，同步并以確定性方式應(yīng)用 sysref。
- 較低的串行器/解串器眼圖裕度會導(dǎo)致問題，請嘗試調(diào)整 FPGA/ASIC 的 FFE 抽頭以提高 AFE 上 SRX 的擺幅。
- 204C 中出現(xiàn)對齊錯誤的主要原因是 RBD 大小不正確。因此，請參閱關(guān)于如何設(shè)置 RBD 的應(yīng)用手冊。（確定 JESD204B 和 JESD204C 接收器中的最佳接收緩沖器延遲。）
- 根據(jù)采樣分辨率，如果分辨率為 16 位，則選擇擴展多塊 E = 1，如果分辨率為 12/24 位，則選擇 E = 3。
- 為 JESD 接收器和發(fā)送器選擇相同的 CRC 模式。
- 檢查串行器/解串器極性。如果串行器/解串器極性反轉(zhuǎn)，則不會進入 CS、緩沖器和 FS 狀態(tài)。