ZHCSU63A December   2023  – November 2025 TAS5827

PRODUCTION DATA  

1.   1
2. 1 特性
3. 2 應(yīng)用
4. 3 說明
5. 4 引腳配置和功能
6. 5 規(guī)格
   1. 5.1 絕對最大額定值
   2. 5.2 ESD 等級
   3. 5.3 建議運行條件
   4. 5.4 熱性能信息
   5. 5.5 電氣特性
   6. 5.6 時序要求
   7. 5.7 典型特性
      1. 5.7.1 采用 BD 調(diào)制的橋接負(fù)載 (BTL) 配置曲線
      2. 5.7.2 采用 1SPW 調(diào)制的橋接負(fù)載 (BTL) 配置曲線
      3. 5.7.3 采用 BD 調(diào)制的并行橋接負(fù)載 (PBTL) 配置
      4. 5.7.4 采用 1SPW 調(diào)制的并行橋接負(fù)載 (PBTL) 配置
7. 6 詳細(xì)說明
   1. 6.1 概述
   2. 6.2 功能方框圖
   3. 6.3 特性說明
      1. 6.3.1 電源
      2. 6.3.2 器件時鐘
      3. 6.3.3 串行音頻端口 – 時鐘速率
      4. 6.3.4 時鐘暫停自動恢復(fù)
      5. 6.3.5 采樣率動態(tài)變化
      6. 6.3.6 串行音頻端口 - 數(shù)據(jù)格式和位深度
   4. 6.4 器件功能模式
      1. 6.4.1 軟件控制
      2. 6.4.2 揚聲器放大器工作模式
         1. 6.4.2.1 BTL 模式
         2. 6.4.2.2 PBTL 模式
      3. 6.4.3 低 EMI 模式
         1. 6.4.3.1 展頻
         2. 6.4.3.2 通道間相移
         3. 6.4.3.3 多器件 PWM 相位同步
            1. 6.4.3.3.1 啟動階段與 I2S 時鐘的相位同步
            2. 6.4.3.3.2 通過 GPIO 實現(xiàn)相位同步
      4. 6.4.4 熱折返
      5. 6.4.5 器件狀態(tài)控制
      6. 6.4.6 器件調(diào)制
         1. 6.4.6.1 BD 調(diào)制
         2. 6.4.6.2 1SPW 調(diào)制
         3. 6.4.6.3 混合調(diào)制
      7. 6.4.7 編程和控制
         1. 6.4.7.1 I2C 串行通信總線
         2. 6.4.7.2 硬件控制模式
         3. 6.4.7.3 I2C 目標(biāo)地址
            1. 6.4.7.3.1 隨機寫入
            2. 6.4.7.3.2 順序?qū)懭?/a>
            3. 6.4.7.3.3 隨機讀取
            4. 6.4.7.3.4 順序讀取
            5. 6.4.7.3.5 DSP 存儲器 Book、Page 和 BQ 更新
            6. 6.4.7.3.6 校驗和
               1. 6.4.7.3.6.1 循環(huán)冗余校驗 (CRC) 校驗和
               2. 6.4.7.3.6.2 異或 (XOR) 校驗和
         4. 6.4.7.4 通過軟件進(jìn)行控制
            1. 6.4.7.4.1 啟動過程
            2. 6.4.7.4.2 關(guān)斷過程
         5. 6.4.7.5 保護(hù)和監(jiān)控
            1. 6.4.7.5.1 過流限制（逐周期）
            2. 6.4.7.5.2 過流關(guān)斷 (OCSD)
            3. 6.4.7.5.3 直流檢測誤差
            4. 6.4.7.5.4 過熱關(guān)斷 (OTSD)
            5. 6.4.7.5.5 PVDD 過壓和欠壓誤差
            6. 6.4.7.5.6 PVDD 壓降檢測
            7. 6.4.7.5.7 時鐘故障
8. 7 寄存器映射
   1. 7.1 reg_map 寄存器
9. 8 應(yīng)用和實施
   1. 8.1 典型應(yīng)用
      1. 8.1.1 2.0（立體聲 BTL）系統(tǒng)
      2. 8.1.2 單聲道 (PBTL) 系統(tǒng)
   2. 8.2 布局
      1. 8.2.1 布局指南
         1. 8.2.1.1 音頻放大器通用指南
         2. 8.2.1.2 PVDD 網(wǎng)絡(luò)中 PVDD 旁路電容布置的重要性
         3. 8.2.1.3 優(yōu)化散熱性能
            1. 8.2.1.3.1 器件、覆銅和元件布局
            2. 8.2.1.3.2 模板布局
            3. 8.2.1.3.3 PCB 引腳布局和過孔排列
            4. 8.2.1.3.4 焊接模板
      2. 8.2.2 布局示例
   3. 8.3 電源相關(guān)建議
      1. 8.3.1 DVDD 電源
      2. 8.3.2 PVDD 電源
10. 9 器件和文檔支持
    1. 9.1 器件支持
       1. 9.1.1 器件命名規(guī)則
       2. 9.1.2 開發(fā)支持
    2. 9.2 接收文檔更新通知
    3. 9.3 支持資源
    4. 9.4 商標(biāo)
    5. 9.5 靜電放電警告
    6. 9.6 術(shù)語表
11. 10修訂歷史記錄
12. 11機械、封裝和可訂購信息