ZHCSX81 October 2024 LP5899-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細說明
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數據 (封裝 | 引腳)
散熱焊盤機械數據 (封裝 | 引腳)
- DRR|12
訂購信息
7.3.3.1 FIFO 深度和數據就緒 (DRDY) 中斷
TXFIFO 深度 (TXFFLVL) 控制 CCSI 控制器開始傳輸獨立于 SPI CRC 的 SPI 轉發(fā)命令。通過正確設置 FIFO 深度，可以防止 FIFO 溢出和下溢。設置取決于 SPI 時鐘頻率和 CCSI 時鐘頻率之間的差異、提供給 SPI 外設的時鐘精度、CCSI 控制器時鐘的精度，以及要轉發(fā)的數據的最大長度。
RXFIFO 深度 (RXFFLVL) 控制數據就緒 (DRDY) 中斷。當 RXFIFO 上的數據字數超過 RXFFLVL 時，DRDY 引腳變?yōu)檫壿嫷碗娖健Ｔ?RXFIFO 上沒有更多字之前，該 DRDY 引腳保持邏輯低電平。RXFFLVL 設置與 TXFFLVL 具有相同的相關性，只是將要轉發(fā)的數據的最大長度替換為 CCSI 外設接收的數據字數上限。圖 7-7 中描述了 DRDY 引腳行為的示例。
圖 7-7 RXFFLVL 寄存器設置為 3 時的 DRDY 引腳示例當檢測到 END 字節(jié)且 RXFIFO 中的字數尚未達到 RXFFLVL 時，DRDY 引腳也會變?yōu)檫壿嫷碗娖健?/p>