ZHCSZD7 December 2025 LMX1205-EP
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 詳細說明
- 7 寄存器映射
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- RHA|40
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RHA|40
訂購信息
3 說明
該器件具有高頻率能力、極低的抖動和可編程時鐘輸入和輸出延遲，可在不降低信噪比的情況下，很好地對高精度、高頻數(shù)據(jù)轉(zhuǎn)換器進行時鐘控制。4 個高頻時鐘輸出中的每一個輸出以及具有更大分頻器范圍的附加 LOGICLK 輸出，都配有一個 SYSREF 輸出時鐘信號。JESD204B/C 接口的 SYSREF 信號可以在內(nèi)部生成，也可以作為輸入傳入，并重新與器件時鐘同步。高頻時鐘輸入路徑和各個時鐘輸出路徑上具有無噪聲延遲調(diào)節(jié)，可確保多通道系統(tǒng)中的時鐘具有低偏移。對于數(shù)據(jù)轉(zhuǎn)換器時鐘應用，務必使時鐘的抖動小于數(shù)據(jù)轉(zhuǎn)換器的孔徑抖動。在需要對 4 個以上數(shù)據(jù)轉(zhuǎn)換器進行時鐘控制的應用中，可以使用多個器件開發(fā)各種級聯(lián)架構(gòu)，用于分配所需的所有高頻時鐘和 SYSREF 信號。該器件可與超低噪聲基準時鐘源相結(jié)合，是時鐘控制型數(shù)據(jù)轉(zhuǎn)換器的典型設計，尤其是在 3GHz 以上采樣時。
(1) 有關所有可選封裝，請參閱 節(jié) 11。
(2) 封裝尺寸（長 × 寬）為標稱值，并包括引腳（如適用）。
方框圖