ZHCSQZ2 November 2025 LM65680
PRODUCTION DATA
| 引腳 | 類(lèi)型(1) | 說(shuō)明 | |
|---|---|---|---|
| 名稱(chēng) | 編號(hào) | ||
| NC | 1 | – | 無(wú)連接引腳。保持?jǐn)嚅_(kāi)。 |
| PG | 2 | O | 電源正常狀態(tài)輸出引腳。PG 是漏極開(kāi)路輸出，當(dāng)輸出電壓超出指定調(diào)節(jié)窗口時(shí)，會(huì)變?yōu)榈碗娖健?/td> |
| COMP | 3 | A | 外部補(bǔ)償引腳。COMP 是跨導(dǎo)誤差放大器的輸出。如果使用 COMP，則將補(bǔ)償網(wǎng)絡(luò)從 COMP 連接到 PGND。如果未使用 COMP，將其連接到 PGND。 |
| FB | 4 | A | 反饋引腳。連接一個(gè)從 VOUT 到 PGND 的電阻分壓器，以將輸出電壓設(shè)定點(diǎn)設(shè)置在 0.8V 至 60V 之間（降壓模式）；。將 FB 連接至 VCC 或 PGND，可分別配置 5V 或 3.3V 固定輸出電壓。FB 調(diào)節(jié)電壓為 0.8V。 |
| SS | 5 | A | 軟啟動(dòng)斜坡編程引腳。如果 SS 保持開(kāi)路，則內(nèi)部軟啟動(dòng)電路會(huì)在 5.3ms 內(nèi)將 FB 基準(zhǔn)從零線(xiàn)性升至滿(mǎn)量程值。將一個(gè)電容從 SS 連接到 PGND，以將軟啟動(dòng)時(shí)間設(shè)置為更高的值。 |
| SGND | 6 | G | 系統(tǒng) GND 引腳。連接到系統(tǒng)地。 |
| CNFG/SYNCOUT | 7 | I/O | 配置引腳。CNFG/SYNCOUT 用于配置器件作為主控（單相或雙相工作模式）或次級(jí)（雙相工作模式），并選擇內(nèi)部補(bǔ)償（僅單相工作模式）或外部補(bǔ)償（單相或兩相運(yùn)行）。當(dāng)配置為雙相運(yùn)行的主控模式該引腳在啟動(dòng)后會(huì)轉(zhuǎn)變?yōu)?SYNCOUT 引腳。 |
| MODE/SYNC | 8 | I | 模式和同步輸入引腳。將 MODE/SYNC 連接到 PGND，或?qū)⑵潋?qū)動(dòng)為低電平以在 AUTO 模式下運(yùn)行。將 MODE/SYNC 連接到 VCC，或?qū)⑵潋?qū)動(dòng)為高電平，或發(fā)送同步時(shí)鐘信號(hào)以在 FPWM 模式下運(yùn)行。與外部時(shí)鐘同步時(shí)，使用 RT 將內(nèi)部頻率設(shè)置為接近同步頻率，以避免外部時(shí)鐘開(kāi)啟和關(guān)閉時(shí)產(chǎn)生干擾。 |
| RT | 9 | A | 開(kāi)關(guān)頻率編程引腳。通過(guò)一個(gè)阻值介于 6.81kΩ 和 54.2kΩ 之間的電阻將 RT 連接至 PGND，以將開(kāi)關(guān)頻率設(shè)置為 300kHz 至 2.2MHz。分別連接到 VCC 或 PGND，以實(shí)現(xiàn)固定的 400kHz 或 2.2MHz 操作。請(qǐng)勿保持 RT 懸空。 |
| EN/UVLO | 10 | I | 精密使能引腳。將 EN/UVLO 驅(qū)動(dòng)為高電平或低電平，分別啟用或禁用器件?？梢詫?EN/UVLO 連接至 VIN。使用 EN/UVLO，并通過(guò)從 VIN 接出的電阻分壓器，可實(shí)現(xiàn)可調(diào)輸入電壓 UVLO 功能。請(qǐng)勿保持 EN/UVLO 開(kāi)路。 |
| NC | 11 | – | 無(wú)連接引腳。保持?jǐn)嚅_(kāi)。 |
| PGND1 | 12 | G | 內(nèi)部低側(cè) MOSFET 的電源地。將此引腳連接到系統(tǒng)地。提供到 PGND2 的低阻抗連接。將一個(gè)或多個(gè)優(yōu)質(zhì)旁路電容器從 VIN1 連接到 PGND1。 |
| NC | 13 | – | 無(wú)連接引腳。保持開(kāi)路，以便在 VIN1 和 PGND1 引腳之間保持 1mm 的間隙。如果 VIN1 與 PGND1 之間 0.75mm 的間隙滿(mǎn)足系統(tǒng)引腳間隙要求，可將 NC 引腳連接至 PGND1。 |
| VIN1 | 14 | P | 到穩(wěn)壓器的輸入電源。將一個(gè)或多個(gè)優(yōu)質(zhì)旁路電容器從 VIN1 連接到 PGND1。提供到 VIN2 的低阻抗連接。 |
| NC | 15 | – | 無(wú)連接引腳。保持懸空，以便在 VIN1 和 SW1 之間保持 0.5mm 的間隙。 |
| SW1 | 16 | P | 器件開(kāi)關(guān)引腳和穩(wěn)壓器的開(kāi)關(guān)節(jié)點(diǎn)。連接到功率級(jí)電感器。 |
| SW2 | 17 | ||
| SW3 | 18 | ||
| BST | 19 | P | 高側(cè)驅(qū)動(dòng)程序電源導(dǎo)軌。在 SW 和 BST 間連接一個(gè) 100nF 電容器。當(dāng) SW 為低電平時(shí)，內(nèi)部二極管為電容器充電。 |
| NC | 20 | – | 無(wú)連接引腳。保持懸空，以便在 VIN2 和 BST 之間保持 0.5mm 的間隙。 |
| VIN2 | 21 | P | 到穩(wěn)壓器的輸入電源。將一個(gè)或多個(gè)優(yōu)質(zhì)旁路電容器從 VIN2 連接到 PGND2。提供到 VIN1 的低阻抗連接。 |
| NC | 22 | – | 無(wú)連接引腳。保持開(kāi)路，以便在 VIN2 和 PGND2 引腳之間保持 1mm 的間隙。如果 VIN2 與 PGND2 之間 0.75mm 的間隙滿(mǎn)足系統(tǒng)引腳間隙要求，可將 NC 引腳連接至 PGND2。 |
| PGND2 | 23 | G | 內(nèi)部低側(cè) MOSFET 的電源地。連接到系統(tǒng)地提供到 PGND1 的低阻抗連接。將一個(gè)或多個(gè)優(yōu)質(zhì)旁路電容器從 VIN2 連接到 PGND2。 |
| VCC | 24 | P | 內(nèi)部穩(wěn)壓器輸出。用作內(nèi)部控制電路的電源。在 VCC 和 PGND 之間連接一個(gè) 1μF 優(yōu)質(zhì)電容器。不要將 VCC 連接至任何外部負(fù)載。 |
| DRSS/MCOMM | 25 | I/O | 雙隨機(jī)展頻 (DRSS) 選擇引腳。有關(guān)可用的 DRSS 選項(xiàng)，請(qǐng)參閱 雙隨機(jī)展頻 (DRSS)。當(dāng)配置為雙相運(yùn)行時(shí)，DRSS/MCOMM 引腳會(huì)轉(zhuǎn)變?yōu)橹髌骷洼o助器件之間的模式通信引腳。連接主控和輔助 DRSS/MCOMM 引腳。 |
| BIAS | 26 | P | 內(nèi)部穩(wěn)壓器的輸入端。對(duì)于 3.3V 或 5V 的固定輸出配置，請(qǐng)將 BIAS 連接到 VOUT 節(jié)點(diǎn)以進(jìn)行輸出電壓檢測(cè)。對(duì)于可調(diào)輸出配置，將 BIAS 引腳連接至 VOUT 節(jié)點(diǎn)或外部 3.3V 至 30V 的偏置電源。如果輸出電壓超過(guò) 30V 且無(wú)外部偏置電源可用，請(qǐng)將 BIAS 引腳連接至 PGND。 |
| PGND | – | G | 外露 PGND 焊盤(pán)。在 PCB 上，連接到系統(tǒng)地。該焊盤(pán)是器件的主要散熱路徑。將該焊盤(pán)焊接至 PCB 的大面積銅箔區(qū)域，以實(shí)現(xiàn)散熱。按照示例電路板布局的建議，布置盡可能多的散熱過(guò)孔，以降低封裝熱阻并提升散熱性能。 |