ZHCSWL8A June 2024 – November 2024 DAC80516
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
每個 DAC 通道的更新模式由 DAC 同步設(shè)置確定，而該設(shè)置是通過向 SYNC_EN 寄存器寫入相應(yīng)的值來針對每個 DAC 進行配置的。在異步模式下，對 DAC 緩沖器數(shù)據(jù)寄存器執(zhí)行寫入操作會立即在 CS 上升沿更新 DAC 有效寄存器。在同步模式下，對 DAC 緩沖器數(shù)據(jù)寄存器執(zhí)行寫入操作不會自動更新 DAC 有效寄存器，而是在生成 DAC 觸發(fā)信號后才會發(fā)生更新。為了生成 DAC 觸發(fā)信號，可以將 LDAC 引腳拉至低電平，這會同時更新在同步模式下運行的所有 DAC 輸出通道的有效寄存器。LDAC 引腳不會影響已在 SYNC_EN 寄存器中配置為異步模式的通道的有效寄存器；但是，只要 LDAC 引腳保持在邏輯低電平，所有其他通道（在 SYNC_EN 寄存器中配置為同步模式）就會以異步模式運行。也可以通過軟件向觸發(fā)寄存器中相應(yīng)的 LDAC_OUTn 位寫入值來生成 DAC 觸發(fā)信號。軟件觸發(fā)器一次更新兩個 DAC 通道的有效寄存器；觸發(fā)寄存器中的每個位對應(yīng)一對輸出通道，將一個位設(shè)為 1 可同時更新兩個相應(yīng)通道。