在 PC 板設(shè)計(jì)過程中，需要特別注意許多關(guān)鍵信號(hào)連接：

1. DAC 模擬輸出信號(hào)
2. 采樣時(shí)鐘
3. 串行器/解串器 (JESD204x) 數(shù)據(jù)輸入
4. 電源
5. 電源和接地策略

在開發(fā)高速 PCB 設(shè)計(jì)時(shí)，需要考量許多注意事項(xiàng)。如果要進(jìn)行高速 PCB 設(shè)計(jì)，可以參考以下建議和示例圖：

1. 盡可能在串行器/解串器輸入上使用松散耦合的 100Ω 差分布線進(jìn)行布線。這種布線可更大限度地降低角和長度匹配蛇形對(duì)成對(duì)阻抗的影響。
2. 提供足夠的線對(duì)間距以更大限度地減少串?dāng)_，尤其是在松散耦合差分布線情況下。當(dāng)無法提供足夠的間距時(shí)，緊密耦合的差分布線可用于降低自輻射噪聲或提高相鄰布線的抗噪性。
3. 提供足夠的接地平面覆銅間距，更大限度地減少與高速布線的耦合。任何接地平面覆銅都必須有足夠的過孔連接到電路板的主接地平面。請(qǐng)勿使用懸空或接地不良的覆銅。
4. 使用平滑的輻射角并避免 45 或 90 度彎曲，以減少模擬和數(shù)字信號(hào)布線的所有高速輸入/輸出上的阻抗不匹配。詳情請(qǐng)參考圖 9-22。
   圖 9-22 高速信號(hào)布線旁邊的半徑角和拼接過孔
5. 在元件著陸墊（例如 SMA 連接器、平衡-非平衡變壓器等）上引入所需的任何接地平面開孔，以避免這些位置的阻抗不連續(xù)。在這些著陸墊下方的一個(gè)或多個(gè)接地平面上進(jìn)行開孔，以實(shí)現(xiàn)焊盤尺寸或?qū)盈B高度，從而實(shí)現(xiàn)所需的 50Ω 單端阻抗。詳情請(qǐng)參考圖 9-23 和圖 9-24。
   圖 9-23 平衡-非平衡變壓器和 Bias-T 引腳下方的接地開孔
   圖 9-24 SMA 連接器中心引腳下方的接地開孔
6. 避免在基準(zhǔn)接地平面中的不平順處附近布線。不平順處包括與電源和信號(hào)過孔以及通孔器件引線相關(guān)的接地平面或接地層間隙的切割處。
7. 在由布線傳輸?shù)淖畲箢l率 (λ/4) 決定的適當(dāng)間距下，提供與任何高速信號(hào)相鄰的對(duì)稱接地連接拼接過孔。詳情請(qǐng)參考圖 9-22。
8. 當(dāng)高速信號(hào)必須使用過孔轉(zhuǎn)換到另一層時(shí)，應(yīng)盡可能遠(yuǎn)地穿過電路板（最好是從上到下），以更大限度地減少過孔頂部或底部的過孔殘樁。如果層選擇不靈活，請(qǐng)使用背鉆或埋入式盲孔來消除殘樁。在各層之間轉(zhuǎn)換時(shí)，務(wù)必使兩個(gè)接地過孔（“回路過孔”）靠近關(guān)鍵的高速信號(hào)布線過孔放置，就近形成接地回路。詳情請(qǐng)參考圖 9-25 和圖 9-26。
   圖 9-25 高速時(shí)鐘的回路過孔
   圖 9-26 時(shí)鐘發(fā)生器附近的高速時(shí)鐘的回路過孔
9. 請(qǐng)?zhí)貏e注意 JESD204x 數(shù)據(jù)輸入路由和模擬輸出路由之間的潛在耦合。JESD204x 輸入的開關(guān)噪聲可耦合到模擬輸出布線中，并由于 DAC 的高帶寬而顯示為寬帶噪聲。盡可能將串行器/解串器 JESD204x 數(shù)據(jù)輸入從 DAC 輸出布線布置在單獨(dú)的層上，以避免噪聲耦合，詳情請(qǐng)參考圖 9-27 和圖 9-28。
   圖 9-27 具有地線填充隔離的串行器/解串器頂層布線
   圖 9-28 具有接地隔離的串行器/解串器底層布線
10. 減小時(shí)鐘振幅會(huì)降低 DAC 噪聲性能，因此請(qǐng)確保時(shí)鐘信號(hào)具有足夠的驅(qū)動(dòng)強(qiáng)度，尤其是對(duì)于高頻。為了避免這種情況，如果使用無源平衡-非平衡變壓器來驅(qū)動(dòng)或連接轉(zhuǎn)換器的采樣時(shí)鐘引腳，則應(yīng)使時(shí)鐘源靠近 DAC。如果布線長度超過幾英寸，則可能需要在 DAC 采樣時(shí)鐘輸入引腳處進(jìn)行阻抗匹配。

圖 9-29 至圖 9-32 展示了電源平面設(shè)計(jì)的示例。

圖 9-29 第 3 層的電源平面布局

圖 9-30 第 5 層的電源平面布局

圖 9-31 第 12 層的電源平面布局

圖 9-32 第 14 層的電源平面布局

此外，對(duì)于所有高速 PCB 設(shè)計(jì)，TI 建議遵循以下有關(guān) PCB 制造的一般注意事項(xiàng)：

1. 對(duì) PCB 堆疊中的任何關(guān)鍵信號(hào)層使用高質(zhì)量電介質(zhì)材料。通常，頂層和底層最關(guān)鍵，更多的電路板公司可以混合使用高質(zhì)量和標(biāo)準(zhǔn)質(zhì)量的電介質(zhì)，即混合堆疊方式。
2. 如有必要，可使用多個(gè)電源層為轉(zhuǎn)換器提供可靠的電力輸送系統(tǒng)。
3. 在 PCB 內(nèi)使用多個(gè)接地、電源、接地層堆棧，以便在 PCB 內(nèi)開發(fā)高頻去耦，建議這些層為 4mil 或更小。
4. 使用實(shí)心接地平面，不要分割接地平面或?qū)ζ洹伴_槽”，以形成模擬與數(shù)字接地隔柵或分頻器，來避免損害。