CDCE925 和 CDCEL925 器件是基于 PLL 的低成本、高性能、模塊化可編程時鐘合成器、倍頻器和分頻器。它們最多可從單個輸入頻率中生成五個輸出時鐘。借助兩個集成的可配置 PLL 之一，可在系統(tǒng)內(nèi)針對任何時鐘頻率（高達(dá) 230MHz）對每個輸出進(jìn)行編程。

CDCx925 具有單獨(dú)的輸出電源引腳 (V_DDOUT)，對于 CDCEL925，此引腳上的電壓為 1.8V，而對于 CDCE925，此引腳上的電壓為 2.5V 至 3.3V。

該輸入接受一個外部晶體或 LVCMOS 時鐘信號。如果使用了外部晶振，對于大多數(shù)應(yīng)用來說，一個片載負(fù)載電容器就足夠用了。負(fù)載電容器的值可在 0pF 至 20pF 的范圍內(nèi)進(jìn)行編程。此外，還可以選擇片上 VCXO，從而使輸出頻率與外部控制信號（即 PWM 信號）同步。

深 M/N 分頻比允許從基準(zhǔn)輸入頻率（例如 27MHz）生成 0ppm 音頻和視頻、網(wǎng)絡(luò)（WLAN、BlueTooth、以太網(wǎng)、GPS）或接口（USB、IEEE1394、Memory Stick）時鐘。

所有 PLL 均支持展頻時鐘 (SSC)。SSC 可以是中心展頻或向下展頻時鐘。這是一種降低電磁干擾 (EMI) 的常用技術(shù)。

根據(jù) PLL 頻率和分頻器設(shè)置，自動調(diào)整內(nèi)部環(huán)路濾波器元件以實(shí)現(xiàn)高穩(wěn)定性，并優(yōu)化每個 PLL 的抖動傳輸特性。

為了在應(yīng)用中輕松實(shí)現(xiàn)器件自定義，該器件支持使用非易失性 EEPROM 進(jìn)行編程。它預(yù)設(shè)為出廠默認(rèn)配置（請參閱 默認(rèn)器件配置）。該器件可以在 PCB 組裝之前重新編程為不同的應(yīng)用配置，或者通過系統(tǒng)內(nèi)編程進(jìn)行重新編程。所有器件設(shè)置均可通過 SDA 和 SCL 總線（一種兩線制串行接口）進(jìn)行編程。

三個可自由編程控制輸入 S0、S1 和 S2 可用于控制操作的各個方面，包括頻率選擇、更改 SSC 參數(shù)以降低 EMI、PLL 旁路、斷電，或其他控制特征，如輸出禁用為低、輸出處于高阻抗?fàn)顟B(tài)等。

CDCx925 在 1.8V 電壓下工作，工作溫度范圍為 –40°C 至 85°C。