產(chǎn)品詳情

Number of outputs 2 Output type LVDS Output frequency (max) (MHz) 1296 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVPECL Operating temperature range (°C) -40 to 85 Features 3.3-V VCC/VDD, Pin programmable Rating Catalog
Number of outputs 2 Output type LVDS Output frequency (max) (MHz) 1296 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVPECL Operating temperature range (°C) -40 to 85 Features 3.3-V VCC/VDD, Pin programmable Rating Catalog
VQFN (RHB) 32 25 mm2 5 x 5
  • 包括鎖相環(huán)路 (PLL)、壓控振蕩器 (VCO)、和回路過濾器的集成型低噪聲時鐘生成器
  • 2 個低噪聲 100MHz 時鐘（低電壓正射極耦合邏輯 (LVPECL)，低壓差分信號 (LVDS)，或者低壓 CMOS (LVCOMS) 對）
    • 支持高速電流控制邏輯 (HCSL) 信號傳輸電平
      （交流耦合）
    • 典型周期抖動：峰值到峰值 (pk-pk) 21ps
    • 典型隨機抖動：510ps RMS
    • 由引腳設(shè)定的輸出類型
  • 附加單端 25MHz 輸出
  • 集成晶振輸入接受
    25MHz 晶振
  • 輸出使能引腳，可關(guān)斷器件和輸出
  • 32 引腳 5mm × 5mm 超薄型四方扁平無引線 (VQFN) 封裝
  • 靜電放電 (ESD) 保護超過 2000V 人體模型 (HBM) 和 500V 帶電器件模型 (CDM)
  • 工業(yè)溫度范圍（-40°C 至 85°C）
  • 3.3V 電源

應(yīng)用范圍

  • PCI Express
    1 代、2 代和 3 代的基準(zhǔn)時鐘生成
  • 通用計時

All trademarks are the property of their respective owners.

  • 包括鎖相環(huán)路 (PLL)、壓控振蕩器 (VCO)、和回路過濾器的集成型低噪聲時鐘生成器
  • 2 個低噪聲 100MHz 時鐘（低電壓正射極耦合邏輯 (LVPECL)，低壓差分信號 (LVDS)，或者低壓 CMOS (LVCOMS) 對）
    • 支持高速電流控制邏輯 (HCSL) 信號傳輸電平
      （交流耦合）
    • 典型周期抖動：峰值到峰值 (pk-pk) 21ps
    • 典型隨機抖動：510ps RMS
    • 由引腳設(shè)定的輸出類型
  • 附加單端 25MHz 輸出
  • 集成晶振輸入接受
    25MHz 晶振
  • 輸出使能引腳，可關(guān)斷器件和輸出
  • 32 引腳 5mm × 5mm 超薄型四方扁平無引線 (VQFN) 封裝
  • 靜電放電 (ESD) 保護超過 2000V 人體模型 (HBM) 和 500V 帶電器件模型 (CDM)
  • 工業(yè)溫度范圍（-40°C 至 85°C）
  • 3.3V 電源

應(yīng)用范圍

  • PCI Express
    1 代、2 代和 3 代的基準(zhǔn)時鐘生成
  • 通用計時

All trademarks are the property of their respective owners.

CDCM9102 是一款為諸如 PCI Express的通信標(biāo)準(zhǔn)提供基準(zhǔn)時鐘而設(shè)計的低抖動時鐘生成器. 該器件最高支持 PCIE 3 代，易于配置和使用。CDCM9102 提供 2 個 100MHz 差分時鐘端口。這些端口支持的輸出類型包括 LVPECL，LVDS，或者一對 LVCMOS 緩沖器。HCSL 信號傳輸由交流耦合網(wǎng)絡(luò)提供支持。用戶配置捆綁器件引腳所需的輸出緩沖器類型。此外，提供一個單端 25 MHz 時鐘輸出端口。這一端口的使用包括通用計時、計時以太網(wǎng)物理層 (PHY)、或者為附加的時鐘生成器提供一個基準(zhǔn)時鐘。所有生成的時鐘來自一個單一外部 25MHz 晶體。

CDCM9102 是一款為諸如 PCI Express的通信標(biāo)準(zhǔn)提供基準(zhǔn)時鐘而設(shè)計的低抖動時鐘生成器. 該器件最高支持 PCIE 3 代，易于配置和使用。CDCM9102 提供 2 個 100MHz 差分時鐘端口。這些端口支持的輸出類型包括 LVPECL，LVDS，或者一對 LVCMOS 緩沖器。HCSL 信號傳輸由交流耦合網(wǎng)絡(luò)提供支持。用戶配置捆綁器件引腳所需的輸出緩沖器類型。此外，提供一個單端 25 MHz 時鐘輸出端口。這一端口的使用包括通用計時、計時以太網(wǎng)物理層 (PHY)、或者為附加的時鐘生成器提供一個基準(zhǔn)時鐘。所有生成的時鐘來自一個單一外部 25MHz 晶體。
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產(chǎn)品

功能優(yōu)于所比較器件的普遍直接替代產(chǎn)品
CDCE6214 正在供貨 具有一個 PLL、四個差分輸出的超低功耗時鐘發(fā)生器 Supports PCIe Gen6 Clock Gen solution

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 2
頂層文檔 類型 標(biāo)題 格式選項 下載最新的英語版本 日期
* 數(shù)據(jù)表 CDCM9102 低噪聲雙通道 100MHz 時鐘發(fā)生器 數(shù)據(jù)表 (Rev. A) PDF | HTML 英語版 (Rev.A) PDF | HTML 2016年 6月 23日
設(shè)計指南 適用于 Xilinx FPGA 的模擬器件 解決方案指南 2012年 4月 24日

設(shè)計與開發(fā)

如需其他信息或資源，請點擊以下任一標(biāo)題進入詳情頁面查看（如有）。

仿真模型

CDCM9102 IBIS Model

SCAM055.ZIP (64 KB) - IBIS Model
下載
設(shè)計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構(gòu)編程軟件

時鐘樹架構(gòu)是一款時鐘樹綜合工具，可根據(jù)您的系統(tǒng)要求生成時鐘樹解決方案，從而幫助您簡化設(shè)計流程。該工具從龐大的時鐘產(chǎn)品數(shù)據(jù)庫中提取數(shù)據(jù)，然后生成系統(tǒng)級多芯片時鐘解決方案。
立即設(shè)計
模擬工具

PSPICE-FOR-TI — PSpice? for TI 設(shè)計和仿真工具

PSpice? for TI 可提供幫助評估模擬電路功能的設(shè)計和仿真環(huán)境。此功能齊全的設(shè)計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用，包括業(yè)內(nèi)超大的模型庫之一，涵蓋我們的模擬和電源產(chǎn)品系列以及精選的模擬行為模型。

借助?PSpice for TI 的設(shè)計和仿真環(huán)境及其內(nèi)置的模型庫，您可對復(fù)雜的混合信號設(shè)計進行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計和原型解決方案，然后再進行布局和制造，可縮短產(chǎn)品上市時間并降低開發(fā)成本。?

在?PSpice for TI 設(shè)計和仿真工具中，您可以搜索 TI (...)
發(fā)送申請
參考設(shè)計

TIDEP0076 — 基于 AM572x 處理器并采用 DLP? 結(jié)構(gòu)光的 3D 機器視覺參考設(shè)計

TIDEP0076 3D 機器視覺設(shè)計說明了一種基于結(jié)構(gòu)光原理的嵌入式 3D 掃描儀。將數(shù)碼相機與 Sitara? AM57xx 處理器片上系統(tǒng) (SoC) 搭配使用，采集基于 DLP4500 的投影儀發(fā)出的反射光圖案。已采集圖形的后續(xù)處理、物體的 3D 點云計算及其 3D 可視化均可在 AM57xx 處理器 SoC 內(nèi)執(zhí)行。此設(shè)計提供了一種嵌入式解決方案。相對于基于主機 PC 的實現(xiàn)方案，此設(shè)計具有功耗、簡潔性、成本和尺寸等方面的優(yōu)勢。
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDEP-0075 — 工業(yè)通信網(wǎng)關(guān) PROFINET IRT 轉(zhuǎn) PROFIBUS 主站參考設(shè)計

PROFINET 可實現(xiàn)高速、確定性通信和企業(yè)連接，因此正在成為自動化領(lǐng)域的主要工業(yè)以太網(wǎng)協(xié)議。但是，PROFIBUS 作為世界上常用的現(xiàn)場總線協(xié)議，出于保護過往投資的原因，該協(xié)議在未來許多年內(nèi)仍會占有重要地位并將得到沿用。鑒于流程工廠的混合屬性，該參考設(shè)計通過 Sitara? AM57x 處理器的可編程實時單元與工業(yè)通信子系統(tǒng) (PRU-ICSS)，為現(xiàn)有現(xiàn)場總線技術(shù)向?qū)崟r以太網(wǎng)網(wǎng)絡(luò)的遷移提供核心支持。該設(shè)計在 AM572x 上實現(xiàn) PROFIBUS 主站與 PROFINET IRT 器件功能：協(xié)議棧同步運行于 ARM Cortex-A15 核心，而整個 PROFINET 交換機和 (...)
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDEP0078 — 適用于 AM572x 的 OPC UA 數(shù)據(jù)訪問服務(wù)器參考設(shè)計

OPC UA 是一種工業(yè)機器對機器協(xié)議，設(shè)計用于在工業(yè) 4.0 下連接的所有機器之間實現(xiàn)互操作性和通信。此參考設(shè)計演示了 Matrikon OPC? OPC UA 服務(wù)器開發(fā)工具包 (SDK) 的使用方法，允許使用嵌入在項目或設(shè)計中運行的 OPC-UA 數(shù)據(jù)訪問 (DA) 服務(wù)器進行通信。OPC UA DA 處理實時數(shù)據(jù)，適用于時間對數(shù)據(jù)而言至關(guān)重要的工業(yè)自動化應(yīng)用。提供了一個參考 OPC UA 服務(wù)器部署，用于訪問 AM572x IDK 的 GPIO 功能?？梢詳U展參考代碼，以便提供 AM572x IDK 板可以訪問的任何數(shù)據(jù)的 OPC UA 接口，包括通過 (...)
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDEP0046 — 關(guān)于 AM57x 使用 OpenCL 實現(xiàn) DSP 加速的蒙特卡羅模擬參考設(shè)計

TI 基于 ARM? Cortex?-A15 的高性能 AM57x 處理器還集成了 C66x DSP。這些 DSP 旨在處理工業(yè)、汽車和金融應(yīng)用中通常需要的高信號和數(shù)據(jù)處理任務(wù)。AM57x OpenCL 實施方案便于用戶利用 DSP 加速來執(zhí)行高度計算任務(wù)，同時使用標(biāo)準(zhǔn)編程模型和語言，從而無需深度了解 DSP 架構(gòu)。TIDEP0046 TI 參考設(shè)計舉例說明了如何使用 DSP 加速來利用標(biāo)準(zhǔn) C/C++ 代碼生成極長的普通隨機數(shù)序列。
設(shè)計指南: PDF
原理圖: PDF
參考設(shè)計

TIDEP0047 — 采用 TI AM57x 處理器時的電源和散熱設(shè)計注意事項參考設(shè)計

這是一個基于 AM57x 處理器和配套的 TPS659037 電源管理集成電路 (PMIC) 的參考設(shè)計。此設(shè)計特別強調(diào)了使用 AM57x 和 TPS659037 設(shè)計的系統(tǒng)的重要電源和熱設(shè)計注意事項和技術(shù)。它包括有關(guān)電源管理設(shè)計、配電網(wǎng)絡(luò) (PDN) 設(shè)計注意事項、熱設(shè)計注意事項、估計功耗和功耗摘要的參考資料和文檔。
設(shè)計指南: PDF
原理圖: PDF
封裝 引腳 CAD 符號、封裝和 3D 模型
VQFN (RHB) 32 Ultra Librarian

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關(guān)的參數(shù)、評估模塊或參考設(shè)計。

支持和培訓(xùn)

視頻