1. 振幅或 VOD 校準(zhǔn)：振幅校準(zhǔn)是在 TP3 處使用混合時鐘和低頻模式以 32Gbps 來完成的。在這種情況下，必須使用 P1 至 P9 預(yù)設(shè)來確認(rèn) PCIe Gen5 合規(guī)性。
2. RJ 校準(zhǔn)在 TP3 處執(zhí)行。P4 處使用 PCIe 校準(zhǔn)模式以及 SigTest Phoenix 5.1.04 RJ_SJ_CAL 模板來分析 RJ。TP3 處的目標(biāo) RJ 為 0.5ps rms。
3. SJ 校準(zhǔn)與 RJ 相似，目標(biāo)值為 1ps 至 5ps。
4. 插入損耗校準(zhǔn)在 TP2 處執(zhí)行。圖 2-7 和圖 2-8 展示了信號路徑內(nèi)不同元件的損耗目標(biāo)以及 CBB/CLB 和 ISI 損耗電路板設(shè)置。
5. AIC DMI（差模干擾）在 TP2 處執(zhí)行，TP2 處的總通道損耗為 31.8dB。Phoenix 使用 4.2dB 來表示 AIC 封裝損耗。P4 預(yù)設(shè)和用 2.1GHz 信號調(diào)制的 DMI/CMI 模式用于在 TP2 處實現(xiàn)目標(biāo) 5mV 至 30mV DMI。
6. CMI 與 DMI 相同，也在 TP2 處執(zhí)行。使用 120MHz CMI 來實現(xiàn) 150mV 的目標(biāo)值。
7. TX EQ 校準(zhǔn)：BERT 根據(jù)噪聲值進行校準(zhǔn)。使用 P5/6/8/9 預(yù)設(shè)，以可在 TP2 處產(chǎn)生最佳眼圖面積為依據(jù)，來選擇最佳 CTLE 和預(yù)設(shè)。
8. 插入損耗從 36dB 開始以 0.5dB 為步長遞減，DMI 以 3mV 為增量遞增，SJ 以 10mUI 為增量遞增，SJ 以 10mV 為增量遞增，而器件 CTLE 增益范圍為 7 到 12，以實現(xiàn)最佳眼高 (EH) 和眼寬 (EW)。

表 2-3 中的 DS320PR1601 性能矩陣展示了使用剛剛討論的 RX 均衡方法時各種前置通道和后置通道組合的器件性能。

表 2-3 展示了完成校準(zhǔn)并在 AIC 模式下運行后，使用 PCIe Gen5 RX 均衡方法時各種前置通道和后置通道組合的器件性能