前面幾節(jié)所述的事件抖動(dòng)是由器件與器件之間的振蕩器時(shí)鐘不確定性、器件之間的傳輸距離、數(shù)字隔離器和/或差分器件干擾等因素造成的。器件內(nèi)部配置的從 FSIRX 到 CLB 模塊再到 FSITX 的信號(hào)路徑的同步也會(huì)進(jìn)一步增加不確定性，如#GUID-37C25AB2-BDC7-4AC8-AA73-FB18E7FE697A 所示。

時(shí)鐘域沿著內(nèi)部 C2000 FSI 事件觸發(fā)路徑，在 FSI RX 時(shí)鐘、器件 SYSCLK（CLB 時(shí)鐘）和 FSI TX 時(shí)鐘之間變化。每次信號(hào)從一個(gè)時(shí)鐘域移至另一時(shí)鐘域時(shí)，都會(huì)遇到一個(gè)同步器，該同步器會(huì)增加一定量的可變周期延時(shí)（不是每次都是相同的數(shù)字）。下面描述了#GUID-37C25AB2-BDC7-4AC8-AA73-FB18E7FE697A 所示的第 1 至 4 段事件觸發(fā)路徑的理論循環(huán)計(jì)數(shù)不確定性。

路徑 1-2：RX 模塊接收到 FSI Ping 幀以生成 PING_PKT_RCVD 信號(hào)。時(shí)鐘域從 FSI RX CLK 變?yōu)?SYSCLK 會(huì)導(dǎo)致 0-2 個(gè) SYSCLK 周期的不確定性。

路徑 2-3：Ping_PKT_RCVD 信號(hào)通過(guò) CLB 模塊外部觸發(fā) FSI TX 模塊發(fā)送 Ping 幀。時(shí)鐘域從 SYSCLK 變?yōu)?FSI TX CLK 會(huì)導(dǎo)致 0-2 個(gè) SYSCLK 周期的不確定性。

路徑 3-4：FSI TX 外部觸發(fā)到 FSI TX ping 幀生成。時(shí)鐘域從 SYSCLK（CLB 時(shí)鐘）變?yōu)?FSI TX CLK 會(huì)導(dǎo)致 0-2 個(gè) FSI TX CLK 周期的不確定性。

從上面可以計(jì)算出總的最壞情況理論周期不確定性：

對(duì)于以 100MHz 的 SYSCLK 頻率運(yùn)行的器件，假設(shè) TXCLK 與 SYSCLK 相同，則理論上計(jì)算出的抖動(dòng)量約為 40 納秒。這是最壞情況下的理論考慮，因此所得的實(shí)際值將只是計(jì)算出的理論值的一小部分。對(duì)于網(wǎng)絡(luò)拓?fù)渲械娜魏纹骷裕瑥慕y(tǒng)計(jì)學(xué)上看，得到這個(gè)最壞情況值的可能性很低。這可以從前面的實(shí)驗(yàn)結(jié)果中看出，測(cè)得的 8 個(gè)節(jié)點(diǎn)器件的實(shí)際抖動(dòng)量為 75 納秒，而假設(shè)鏈中每個(gè)器件產(chǎn)生的抖動(dòng)為 40 納秒，則理論上最壞的情況將是 320 納秒。