ZHCSCX9 October 2014 RM41L232
PRODUCT PREVIEW Information. Product in design phase of development. Subject to change or discontinuance without notice.
- 1器件概述
- 2修訂歷史記錄
-
3器件封裝和引腳功能
- 3.1 PZ QFP 封裝引腳分配（100 引腳）
- 3.2
引腳配置和功能
- 3.2.1 高端定時(shí)器 (N2HET)
- 3.2.2 增強(qiáng)型正交編碼器脈沖模塊 (eQEP)
- 3.2.3 通用輸入/輸出 (GIO)
- 3.2.4 控制器局域網(wǎng)絡(luò)接口模塊 (DCAN1，DCAN2)
- 3.2.5 多緩沖串行外設(shè)接口 (MibSPI1)
- 3.2.6 標(biāo)準(zhǔn)串行外設(shè)接口 (SPI2)
- 3.2.7 本地互連網(wǎng)絡(luò)控制器 (LIN)
- 3.2.8 多緩沖模數(shù)轉(zhuǎn)換器 (MibADC)
- 3.2.9 系統(tǒng)模塊
- 3.2.10 錯(cuò)誤信令模塊 (ESM)
- 3.2.11 主振蕩器
- 3.2.12 測(cè)試/調(diào)試接口
- 3.2.13 閃存
- 3.2.14 內(nèi)核電源
- 3.2.15 I/O 電源
- 3.2.16 內(nèi)核和 I/O 電源接地基準(zhǔn)
- 3.3 輸出復(fù)用和控制
- 3.4 特定復(fù)用選項(xiàng)
- 4規(guī)范
-
5系統(tǒng)信息和電氣技術(shù)規(guī)范
- 5.1 電壓監(jiān)視器特性
- 5.2 電源排序和加電復(fù)位
- 5.3 熱復(fù)位 (nRST)
- 5.4 ARM Cortex-R4 CPU 信息
- 5.5 時(shí)鐘
- 5.6 時(shí)鐘監(jiān)視
- 5.7 去毛刺脈沖濾波器
- 5.8 器件存儲(chǔ)器映射
- 5.9 閃存存儲(chǔ)器
- 5.10 程序閃存的閃存編程和擦除時(shí)序
- 5.11 閃存編程和擦除時(shí)序數(shù)據(jù)閃存
- 5.12 緊耦合 RAM 接口模塊
- 5.13 用于外設(shè) RAM 訪問(wèn)的奇偶校驗(yàn)保護(hù)
- 5.14 片載 SRAM 初始化和測(cè)試
- 5.15 矢量中斷管理器
- 5.16 實(shí)時(shí)中斷模塊
- 5.17 錯(cuò)誤信令模塊
- 5.18 復(fù)位/異常中斷/錯(cuò)誤狀態(tài)
- 5.19 數(shù)字窗口式看門(mén)狗
- 5.20 調(diào)試子系統(tǒng)
- 6外設(shè)信息和電氣技術(shù)規(guī)范
- 7器件和文檔支持
- 8機(jī)械、封裝和可訂購(gòu)產(chǎn)品附錄
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- PGE|144
散熱焊盤(pán)機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
5 系統(tǒng)信息和電氣技術(shù)規(guī)范
5.1 電壓監(jiān)視器特性
在這個(gè)器件上執(zhí)行一個(gè)電壓監(jiān)視器。 這個(gè)電壓監(jiān)視器的目的是，當(dāng)給內(nèi)核電源和 I/O 電源電壓上電時(shí)，消除對(duì)一個(gè)特定序列的要求。
5.1.1 重要考慮
- 當(dāng)電源電壓在范圍之外時(shí)，電壓監(jiān)視器仍然需要一個(gè)電壓監(jiān)控器來(lái)保證器件被保留在復(fù)位狀態(tài)。
- 電壓監(jiān)視器只監(jiān)視內(nèi)核電源 (VCC) 和I/O 電源 (VCCIO)。 其它電源不受 VMON 監(jiān)視。 例如，如果 VCCAD 或 VCCP 由一個(gè) VCCIO 以外的電源供電，那么就沒(méi)有針對(duì) VCCAD 和 VCCP 電源的內(nèi)部電壓監(jiān)視器。
5.1.2 電壓監(jiān)視器運(yùn)行
電壓監(jiān)視器在器件上生成電源正常微控制器 (MCU) 信號(hào) (PGMCU) 以及 I/O電源正常 IO 信號(hào) (PGIO)。 在加電或斷電期間，當(dāng)內(nèi)核或者 I/O 電源低于額定最小監(jiān)視閥值的時(shí)候，PGMCU 和 PGIO 被驅(qū)動(dòng)為低電平。 PGIO 和 PGMCU 成為低電平，在電源加電或者斷電期間，隔離內(nèi)核邏輯以及 I/O 控制。 這樣可以使得內(nèi)核和 I/O 電源能夠以任一順序加電或斷電。
當(dāng)電壓監(jiān)視器在 I/O 電源上檢測(cè)到一個(gè)低電壓時(shí)，它將一個(gè)加電復(fù)位置為有效。 當(dāng)電壓監(jiān)視器在內(nèi)核電源上檢測(cè)到一個(gè)范圍以外的電壓時(shí)，它以異步方式使所有輸出引腳高阻抗，并將一個(gè)加電復(fù)位置為有效。 當(dāng)器件進(jìn)入一個(gè)低功耗模式時(shí)，電壓監(jiān)視器被禁用。
VMON 還包含一個(gè)針對(duì) nPORRST 輸入的毛刺脈沖濾波器。 有關(guān)這個(gè)毛刺脈沖濾波器的時(shí)序信息請(qǐng)參考Section 5.2.3.1。
Table 5-1 電壓監(jiān)視技術(shù)規(guī)格
| 參數(shù) | 最小值 | 典型值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|---|
| VMON | 電壓監(jiān)視閥值 | VCC 低電平-低于這個(gè)閥值的 VCC 電平會(huì)由于過(guò)低而被刪除。 | 0.75 | 0.9 | 1.13 | V |
| VCC 高電平-高于這個(gè)閥值的 VCC 電平會(huì)由于過(guò)高而被刪除。 | 1.40 | 1.7 | 2.1 | |||
| VCCIO 低電平-低于這個(gè)閥值的 VCCIO 電平會(huì)由于過(guò)低而被刪除。 | 1.85 | 2.4 | 2.9 | |||
5.1.3 電源過(guò)濾
VMON 具有過(guò)濾 VCC 和 VCCIO 電源上毛刺買(mǎi)車(chē)的功能。
下面的表格顯示了電源濾波的特性。 電源中大于最大技術(shù)參數(shù)的毛刺脈沖不能被濾除。
Table 5-2 VMON 電源毛刺脈沖濾波功能
| 參數(shù) | 最小值 | 最大值 |
|---|---|---|
| VCC 上可以被濾除的毛刺脈沖的寬度 | 250ns | 1us |
| VCCIO 上可以被濾除的毛刺脈沖的寬度 | 250ns | 1us |
5.2 電源排序和加電復(fù)位
5.2.1 加電順序
VCCIO 的斜升和 VCC 電源間沒(méi)有時(shí)序關(guān)系。 加電序列隨著 I/O 電壓上升到高于最小 I/O 電源閥值，（詳細(xì)信息請(qǐng)見(jiàn)Table 5-4），內(nèi)核電壓上升到高于最小內(nèi)核電源閥值和加電復(fù)位的釋放開(kāi)始。 高頻振蕩器將首先啟動(dòng)并且其振幅將上升到一個(gè)可接受的水平。 振蕩器啟動(dòng)時(shí)間取決于振蕩器的類型并且由振蕩器銷售商提供。 到器件的不同電源可以以任何順序加電。
加電期間，此器件經(jīng)過(guò)下列順序階段。
Table 5-3 加電階段
| 振蕩器啟動(dòng)和有效性檢查 | 1032 個(gè)振蕩器周期 |
| 熔絲自動(dòng)載入 | 1160 個(gè)振蕩器周期 |
| 閃存泵加電 | 688 個(gè)振蕩器周期 |
| 閃存組加電 | 617 個(gè)振蕩器周期 |
| 總計(jì) | 3497 個(gè)振蕩器周期 |
在上述序列的末尾 CPU 復(fù)位被釋放并且從地址 0x00000000 中取出第一條指令。
5.2.2 斷電序列
到器件的不同電源可以以任一順序斷電。
5.2.3 加電復(fù)位：nPORRST
只要 I/O 或內(nèi)核電源在推薦范圍之外，這個(gè)復(fù)位就必須由一個(gè)外部電路置為有效。 這個(gè)信號(hào)的上面有一個(gè)毛刺脈沖濾波器。 它還有一個(gè)內(nèi)部下拉電阻器。
5.2.3.1 nPORRST 電氣和時(shí)序要求
Table 5-4 nPORRST 的電氣要求
| 編號(hào) | 參數(shù) | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| VCCPORL | 當(dāng) nPORRST 在加電期間必須有效時(shí)，VCC的低電源電平 | 0.5 | V | ||
| VCCPORH | 當(dāng) nPORRST 在加電期間必須保持有效并在斷電期間變?yōu)橛行r(shí)，VCC的高電源電平 | 1.14 | V | ||
| VCCIOPORL | 當(dāng) nPORRST 在加電期間必須有效時(shí)，VCCIO/VCCP的低電源電平 | 1.1 | V | ||
| VCCIOPORH | 當(dāng) nPORRST 在加電期間保持有效并且在斷電期間變?yōu)橛行r(shí)，VCCIO/VCCP高電源電平 | 3.0 | V | ||
| VIL(PORRST) | nPORRST VCCIO的低電平輸入電壓 > 2.5V | 0.2 *VCCIO | V | ||
| nPORRSTVCCIO的低電平輸入電壓 > 2.5V | 0.5 | V | |||
| 3 | tsu(PORRST) | 建立時(shí)間，加電期間，在 VCCIO和 VCCP> VCCIOPORL前的 nPORRST 有效時(shí)間 | 0 | ms | |
| 6 | th(PORRST) | 保持時(shí)間，VCC>VCCPORH后，nPORRST 的有效時(shí)間 | 1 | ms | |
| 7 | tsu(PORRST) | 建立時(shí)間，斷電期間，在 VCC<VCCPORH前，nPORRST 的有效時(shí)間 | 2 | µs | |
| 8 | th(PORRST) | 保持時(shí)間，在 VCCIO和 VCCP>VCCIOPORH后 nPORRST 的有效時(shí)間 | 1 | ms | |
| 9 | th(PORRST) | 保持時(shí)間, 在 VCC<VCCPORL后 nPORRST 的有效時(shí)間 | 0 | ms | |
| tf(nPORRST) | 濾波時(shí)間 nPORRST 引腳； 小于最小值 (MIN) 的脈沖將被濾除掉，大于最大值 (MAX) 的脈沖將生成一個(gè)復(fù)位。 |
475 | 2000 | ns | |
Figure 5-1 nPORRST 時(shí)序圖
5.3 熱復(fù)位 (nRST)
這是一個(gè)雙向復(fù)位信號(hào)。 內(nèi)部電路在檢測(cè)到任何器件復(fù)位條件時(shí)將此信號(hào)驅(qū)動(dòng)為低電平。 一個(gè)外部電路能夠通過(guò)將此信號(hào)強(qiáng)制為低電平來(lái)將一個(gè)器件復(fù)位置為有效。 在這個(gè)引腳上，輸出緩沖器被執(zhí)行為一個(gè)開(kāi)漏器件（只驅(qū)動(dòng)低電平）。 為了確保外部復(fù)位不會(huì)隨意產(chǎn)生，TI 建議將一個(gè)外部上拉電阻連接到該引腳。
這個(gè)引腳有一個(gè)毛刺脈沖濾波器。 它還有一個(gè)內(nèi)部上拉電阻。
5.3.1 熱復(fù)位的原因
Table 5-5 熱復(fù)位的原因
| 器件事件 | 系統(tǒng)狀態(tài)標(biāo)志 |
|---|---|
| 加電復(fù)位 | 異常狀態(tài)寄存器，位 15 |
| 振蕩器故障 | 全局狀態(tài)寄存器，位 0 |
| PLL 跳周 | 全局狀態(tài)寄存器，位 8 和 9 |
| 安全裝置異常/調(diào)試器復(fù)位 | 例外狀態(tài)寄存器，位 13 |
| CPU 復(fù)位（由 CPUSTC 驅(qū)動(dòng)） | 異常狀態(tài)寄存器，位 5 |
| 軟件復(fù)位 | 異常狀態(tài)寄存器，位 4 |
| 外部復(fù)位 | 異常狀態(tài)寄存器，位 3 |
5.3.2 nRST 時(shí)序要求
Table 5-6 nRST 時(shí)序要求
| 最小值 | 最大值 | 單位 | ||
|---|---|---|---|---|
| tv(RST) | 有效時(shí)間，nPORRST 無(wú)效之后 nRST 的有效時(shí)間 | 2256tc(OSC)(1) | ns | |
| 有效時(shí)間，nRST 有效的時(shí)間（所有其它系統(tǒng)復(fù)位條件） | 32tc(VCLK) | |||
| tf(nRST) | 濾波器時(shí)間 nRST 引腳。 小于 MIN 的脈沖將被濾除掉，大于 MAX 的脈沖將生成一個(gè)復(fù)位 |
475 | 2000 | ns |
5.4 ARM Cortex-R4 CPU 信息
5.4.1 ARM Cortex-R4 CPU 的特性概要
ARM Cortex-R4 CPU 的特性包括：
- 具有整體嵌入式 ICE-RT 邏輯的整數(shù)單元。
- 高速高級(jí)微處理器總線架構(gòu) (AMBA) 高級(jí) eXtensible 接口 (AXI)，用于二級(jí) (L2) 主器件和從器件接口。
- 具有一個(gè)全局歷史記錄緩沖器的動(dòng)態(tài)分支預(yù)測(cè)，和一個(gè) 4 入口返回堆棧
- 低中斷延遲。
- 不可屏蔽中斷
- 一個(gè)具有如下組件的哈弗一級(jí)存儲(chǔ)器系統(tǒng)：
- 支持糾錯(cuò)或奇偶校驗(yàn)檢查存儲(chǔ)器的緊耦合存儲(chǔ)器 (TCM) 接口
- 帶有 8 個(gè)區(qū)域的 ARMv7-R 架構(gòu)存儲(chǔ)器保護(hù)單元 (MPU)
- 安全應(yīng)用中針對(duì)故障檢測(cè)的雙內(nèi)核邏輯
- 一個(gè) L2 存儲(chǔ)器接口：
- 單個(gè) 64 位 AXI 接口
- 64 位到 TCM RAM 塊的受控 AXI 接口
- 一個(gè)到 CoreSlight 調(diào)試訪問(wèn)端口 (DAP) 的調(diào)試接口
- 一個(gè)性能監(jiān)視單元 (PMU)
- 一個(gè)矢量化中斷控制器 (VIC)端口，
更多有關(guān) ARM Cortex-R4 CPU 的信息，請(qǐng)參閱www.arm.com。
5.4.2 由軟件啟用的 ARM Cortex-R4 CPU 的功能
以下的 CPU 特性在復(fù)位時(shí)被禁用并且必須在需要時(shí)由應(yīng)用啟用。
- 緊耦合存儲(chǔ)器 (TCM) 訪問(wèn)上的糾錯(cuò)碼 (ECC)
- 硬件矢量化中斷 (VIC) 端口
- 內(nèi)存保護(hù)單元 (MPU)
5.4.3 雙內(nèi)核執(zhí)行
此器件有兩個(gè) Cortex-R4 內(nèi)核，在 CCM-R4 單元中比較兩個(gè) CPU 的輸出信號(hào)。 為了避免共模影響，將被進(jìn)行比較的 CPU 的信號(hào)延遲 2 個(gè)時(shí)鐘周期，如Figure 5-3所示。
CPU 有一個(gè)由下列要求指定的不同的 CPU 布局：
- 不同的方向；例如 CPU1 = 朝“北”，CPU2 = 朝向“偏西”
- 針對(duì)每個(gè) CPU 的專用保護(hù)環(huán)
Figure 5-2 雙 - CPU方向
5.4.4 GCLK 之后的雙重 CPU 時(shí)鐘樹(shù)
CPU 時(shí)鐘域被分成兩個(gè)時(shí)鐘樹(shù)，每個(gè) CPU 一個(gè)，其中第二個(gè) CPU 的時(shí)鐘的運(yùn)行頻率一樣并且與 CPU1 的時(shí)鐘協(xié)同工作。 請(qǐng)參考Figure 5-3。
5.4.5 ARM Cortex-R4 CPU 用于安全目的的比較模塊 (CCM)
這個(gè)器件有兩個(gè) ARM Cortex-R4 CPU 內(nèi)核，在這兩個(gè)內(nèi)核之中，兩個(gè) CPU 的輸出信號(hào)都在 CCM-R4 中進(jìn)行比較。 為了避免共模影響，將要進(jìn)行比較的 CPU 的信號(hào)，以下面圖表中所示的不同方式將這些信號(hào)延遲。
Figure 5-3 雙內(nèi)核執(zhí)行
為了避免不正確的 CCM-R4 比較錯(cuò)誤，應(yīng)用軟件必須在寄存器被讀取前初始化兩個(gè) CPU 的寄存器，其中包括將寄存器值壓入堆棧的函數(shù)調(diào)用。
5.4.6 CPU 自檢
通過(guò)將確定性邏輯內(nèi)置自檢 (BIST) 控制器用作測(cè)試引擎，CPU STC（自檢控制器）被用于測(cè)試兩個(gè) Cortex-R4 CPU。
自檢控制器的主要特性包括：
- 能夠?qū)⑼暾麥y(cè)試運(yùn)行分頻成獨(dú)立的測(cè)試間隔
- 能夠運(yùn)行完整的測(cè)試或每次運(yùn)行幾個(gè)間隔
- 能夠繼續(xù)從上次執(zhí)行的時(shí)間間隔中（測(cè)試設(shè)置）或從開(kāi)始重新啟動(dòng)（第一個(gè)測(cè)試設(shè)置）
- 在自檢運(yùn)行期間將被自檢測(cè)試的 CPU 內(nèi)核從系統(tǒng)的其余部分完全隔離
- 能夠捕獲故障間隔數(shù)
- 針對(duì) CPU 自檢的超時(shí)計(jì)數(shù)器具有一個(gè)故障安全特性
5.4.6.1 針對(duì) CPU 自檢的應(yīng)用序列
- 配置時(shí)鐘域頻率。
- 選擇要運(yùn)行的測(cè)試時(shí)間間隔數(shù)。
- 配置針對(duì)自檢運(yùn)行的超時(shí)周期。
- 如果需要的話，保存 CPU 的狀態(tài)
- 啟用自檢。
- 等待 CPU 復(fù)位。
- 在復(fù)位處理器中，讀取 CPU 自檢狀態(tài)來(lái)識(shí)別任何故障。
- 按需要檢索 CPU 狀態(tài)。
更多信息請(qǐng)參閱《器件技術(shù)參考手冊(cè)》。
5.4.6.2 CPU 自檢時(shí)鐘配置
自檢的最大時(shí)鐘速率為 45MHz。 必要時(shí)，STCCLK 是從 CPU 時(shí)鐘上分頻的。 這個(gè)分頻器由位于地址 0xFFFFE108 上的 STCCLKDIV 寄存器配置。
更多信息請(qǐng)參閱《器件技術(shù)參考手冊(cè)》。
5.4.6.3 CPU 自檢范圍
Table 5-7顯示了每個(gè)自檢間隔實(shí)現(xiàn)的 CPU 測(cè)試范圍。 它還列出了累積測(cè)試周期。 通過(guò)將測(cè)試周期數(shù)量與 STC 時(shí)鐘周期相乘可以計(jì)算出測(cè)試時(shí)間。
Table 5-7 CPU 自檢范圍
| 間隔 | 測(cè)試覆蓋率, % | 測(cè)試周期 |
|---|---|---|
| 0 | 0 | 0 |
| 1 | 60.06 | 1365 |
| 2 | 68.71 | 2730 |
| 3 | 73.35 | 4095 |
| 4 | 76.57 | 5460 |
| 5 | 78.7 | 6825 |
| 6 | 80.4 | 8190 |
| 7 | 81.76 | 9555 |
| 8 | 82.94 | 10920 |
| 9 | 83.84 | 12285 |
| 10 | 84.58 | 13650 |
| 11 | 85.31 | 15015 |
| 12 | 85.9 | 16380 |
| 13 | 86.59 | 17745 |
| 14 | 87.17 | 19110 |
| 15 | 87.67 | 20475 |
| 16 | 88.11 | 21840 |
| 17 | 88.53 | 23205 |
| 18 | 88.93 | 24570 |
| 19 | 89.26 | 25935 |
| 20 | 89.56 | 27300 |
| 21 | 89.86 | 28665 |
| 22 | 90.1 | 30030 |
| 23 | 90.36 | 31395 |
| 24 | 90.62 | 32760 |
| 25 | 90.86 | 34125 |
| 26 | 91.06 | 35490 |
5.5 時(shí)鐘
5.5.1 時(shí)鐘源
下面的表列出了器件上可用的時(shí)鐘源。 可使用系統(tǒng)模塊中的 CSDISx 寄存器來(lái)啟用或禁用每個(gè)時(shí)鐘源。 表中的時(shí)鐘源數(shù)量與針對(duì)那個(gè)時(shí)鐘源的 CSDISx 寄存器中的控制位相對(duì)應(yīng)。
此表還顯示了每個(gè)時(shí)鐘源的缺省狀態(tài)。
Table 5-8 可用時(shí)鐘源
| 時(shí)鐘 源編號(hào) |
名稱 | 說(shuō)明 | 默認(rèn)狀態(tài) |
|---|---|---|---|
| 0 | OSCIN | 主振蕩器 | 被啟用 |
| 1 | PLL1 | PLL1的輸出 | 被禁用 |
| 2 | 被保留 | 被保留 | 被禁用 |
| 3 | EXTCLKIN1 | 外部時(shí)鐘輸入 #1 | 被禁用 |
| 4 | CLK80K | 內(nèi)部基準(zhǔn)振蕩器的低頻輸出 | 被啟用 |
| 5 | CLK10M | 內(nèi)部基準(zhǔn)振蕩器的高頻輸出 | 被啟用 |
| 6 | 被保留 | 被保留 | 被禁用 |
| 7 | 被保留 | 被保留 | 被禁用 |
5.5.1.1 主振蕩器
如所示，通過(guò)在外部 OSCIN 和 OSCOUT 引腳之間連接適合的基本諧振器/晶振Figure 5-4和負(fù)載電容來(lái)啟用此振蕩器。 振蕩器是一種單級(jí)變換器，由一個(gè)集成的偏置電阻器保持在偏置狀態(tài)。 該電阻在泄漏測(cè)試測(cè)量期間和低功耗模式中被禁用。
TI 強(qiáng)烈建議顧客提交該器件的樣品讓諧振器/晶振供應(yīng)商測(cè)試其性能。 供應(yīng)商有專門(mén)設(shè)備來(lái)確定多大的負(fù)載電容能夠最好的調(diào)節(jié)他們的諧振器/晶振來(lái)滿足微控制器在溫度/電壓極值范圍內(nèi)對(duì)于最優(yōu)啟動(dòng)和運(yùn)行的要求。
通過(guò)在 OSCIN 引腳上連接一個(gè) 3.3V 的時(shí)鐘信號(hào)并使 OSCOUT 引腳懸空（斷開(kāi)）（如下面的圖標(biāo)所示），可使用一個(gè)外部振蕩器源。
Figure 5-4 推薦的晶振/時(shí)鐘連接
5.5.1.1.1 針對(duì)主振蕩器的時(shí)序要求
Table 5-9 針對(duì)主振蕩器的時(shí)序要求
| 參數(shù) | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| tc(OSC) | 周期時(shí)間，OSCIN（當(dāng)使用一個(gè)正弦波輸入時(shí)） | 50 | 200 | ns | |
| tc(OSC_SQR) | 周期時(shí)間，OSCIN，（當(dāng)?shù)?OSCIN 的輸入是一個(gè)方波時(shí)） | 50 | 200 | ns | |
| tw(OSCIL) | 脈沖持續(xù)時(shí)間，OSCIN 低電平的時(shí)間（當(dāng)?shù)?OSCIN 的輸入是一個(gè)方波時(shí)） | 15 | ns | ||
| tw(OSCIH) | 脈沖持續(xù)時(shí)間，OSCIN 高電平的時(shí)間（當(dāng)?shù)?OSCIN 的輸入是一個(gè)方波時(shí)） | 15 | ns | ||
5.5.1.2 低功耗振蕩器
低功耗振蕩器 (LPO) 由一個(gè)單宏中的兩個(gè)振蕩器 - 高頻 (HF) LPO 和低頻 (LF) LPO 組成。
5.5.1.2.1 特性
LPO 的主要特性有：
- 針對(duì)省電模式，以極低功耗為一個(gè)時(shí)鐘供源。 這個(gè)被連接為全局時(shí)鐘模塊的時(shí)鐘源 #4。
- 針對(duì)非時(shí)序關(guān)鍵系統(tǒng)，為一個(gè)高頻時(shí)鐘供源。 這個(gè)被連接為全局時(shí)鐘模塊的時(shí)鐘源 #5。
- 為晶體振蕩器故障檢測(cè)電路提供一個(gè)比較時(shí)鐘。
Figure 5-5 LPO 方框圖
Figure 5-5顯示了一個(gè)內(nèi)部基準(zhǔn)振蕩器的方框圖。 這是一個(gè)低功耗振蕩器 (LPO) 并且提供兩個(gè)時(shí)鐘源：一個(gè)的標(biāo)稱值為 80KHz，而另一個(gè)的標(biāo)稱值為10MHz。
5.5.1.2.2 LPO 電氣和時(shí)序技術(shù)規(guī)格
Table 5-10 LPO 技術(shù)規(guī)格
| 參數(shù) | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| 時(shí)鐘檢測(cè) | 振蕩器故障頻率 - 更低的閥值，使用未經(jīng)修整的 LPO 輸出 | 1.375 | 2.4 | 4.875 | MHz |
| 振蕩器故障頻率 - 更高的閥值，使用未經(jīng)修整的 LPO 輸出 | 22 | 38.4 | 78 | MHz | |
| LPO-HF 振蕩器 (fHFLPO) | 未經(jīng)修整的頻率 | 5.5 | 9 | 19.5 | MHz |
| 已修整的頻率 | 8 | 9.6 | 11 | MHz | |
| 從待機(jī) (STANDBY) 的啟動(dòng)時(shí)間（LPO BIAS_EN 高電平時(shí)間至少為 900µs） | 10 | µs | |||
| 冷啟動(dòng)時(shí)間 | 900 | µs | |||
| LPO-LF 振蕩器 | 未經(jīng)修整的頻率 | 36 | 85 | 180 | kHz |
| 從待機(jī) (STANDBY) 的啟動(dòng)時(shí)間（LPO BIAS_EN 高電平時(shí)間至少為 900µs） | 100 | µs | |||
| 冷啟動(dòng)時(shí)間 | 2000 | µs | |||
5.5.1.3 鎖相環(huán) (PLL) 時(shí)鐘模塊
PLL 用于將輸入頻率倍乘以獲得更高的頻率。
PLL 的主要特性為：
- 頻率調(diào)制可被有選擇性地添加到 PLL 的合成頻率上。
- 可配置頻率倍頻器和分頻器。
- 內(nèi)置 PLL 跳周監(jiān)視電路。
- 檢測(cè)到一個(gè) PLL 跳周時(shí)將器件復(fù)位的選項(xiàng)。
5.5.1.3.1 方框圖
下圖顯示了一個(gè)在該微控制器上的 PLL 宏的高級(jí)方框圖。
Figure 5-6 PLL 方框圖
5.5.1.3.2 PLL 時(shí)序技術(shù)規(guī)格
Table 5-11 PLL 時(shí)序技術(shù)規(guī)格
| 參數(shù) | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|
| fINTCLK | PLL1 基準(zhǔn)時(shí)鐘頻率 | 1 | 20 | MHz |
| fpost_ODCLK | Post-ODCLK-PLL1 后置分頻器輸入時(shí)鐘基準(zhǔn) | 400 | MHz | |
| fVCOCLK | VCOCLK-PLL1 輸出分頻器 (OD) 輸入時(shí)鐘基準(zhǔn) | 150 | 550 | MHz |
5.5.2 時(shí)鐘域
5.5.2.1 時(shí)鐘域說(shuō)明
下面的表格列出了器件時(shí)鐘域和它們的缺省時(shí)鐘源。 這個(gè)表還顯示了被用于為每個(gè)時(shí)鐘域選擇一個(gè)可用時(shí)鐘源的系統(tǒng)模塊控制寄存器。
Table 5-12 時(shí)鐘域說(shuō)明
| 時(shí)鐘域，名稱 | 缺省時(shí)鐘源 | 時(shí)鐘源選擇寄存器 | 說(shuō)明 |
|---|---|---|---|
| HCLK | OSCIN | GHVSRC |
|
| GCLK | OSCIN | GHVSRC |
|
| GCLK2 | OSCIN | GHVSRC |
|
| VCLK | OSCIN | GHVSRC |
|
| VCLK2 | OSCIN | GHVSRC |
|
| VCLKA1 | VCLK | VCLKASRC |
|
| RTICLK | VCLK | RCLKSRC |
|
5.5.2.2 將時(shí)鐘域映射到器件模塊
每個(gè)時(shí)鐘模塊都有一個(gè)專用功能，如在下圖中所示。
Figure 5-7 器件時(shí)鐘域
5.5.3 時(shí)鐘測(cè)試模式
RM4x平臺(tái)架構(gòu)定義了一個(gè)特別模塊，此模塊允許在 ECLK 引腳和 N2HET[2] 器件輸出上生成不同的時(shí)鐘信號(hào)。 這個(gè)模塊被稱為時(shí)鐘測(cè)試模塊 它對(duì)于調(diào)試十分有用并且可由系統(tǒng)模塊中的 CLKTEST 寄存器配置。
Table 5-13 時(shí)鐘測(cè)試模式選項(xiàng)
| CLKTEST[3-0] | ECLK 上的信號(hào) | CLKTEST[11-8] | N2HET[2] 上的信號(hào) | |
|---|---|---|---|---|
| 0000 | 振蕩器 | 0000 | 振蕩器有效狀態(tài) | |
| 0001 | 主 PLL 自由運(yùn)行時(shí)鐘輸出 (PLLCLK) | 0001 | 主 PLL 有效狀態(tài) | |
| 0010 | 被保留 | 0010 | 被保留 | |
| 0011 | 被保留 | 0011 | 被保留 | |
| 0100 | CLK80K | 0100 | 被保留 | |
| 0101 | CLK10M | 0101 | CLK10M 有效狀態(tài) | |
| 0110 | 被保留 | 0110 | 被保留 | |
| 0111 | 被保留 | 0111 | 被保留 | |
| 1000 | GCLK | 1000 | CLK80K | |
| 1001 | RTI時(shí)基 | 1001 | 振蕩器有效狀態(tài) | |
| 1010 | 被保留 | 1010 | 振蕩器有效狀態(tài) | |
| 1011 | VCLKA1 | 1011 | 振蕩器有效狀態(tài) | |
| 1100 | 被保留 | 1100 | 振蕩器有效狀態(tài) | |
| 1101 | 被保留 | 1101 | 振蕩器有效狀態(tài) | |
| 1110 | 被保留 | 1110 | 振蕩器有效狀態(tài) | |
| 1111 | 閃存 HD 泵振蕩器 | 1111 | 振蕩器有效狀態(tài) |
5.6 時(shí)鐘監(jiān)視
LPO 時(shí)鐘檢測(cè) (LPOCLKDET) 模塊由一個(gè)時(shí)鐘監(jiān)視器 (CLKDET) 和一個(gè)內(nèi)部低功耗振蕩器 (LPO) 組成。
LPO 提供兩個(gè)時(shí)鐘源-一個(gè)低頻 (LFLPO) 和一個(gè)高頻 (HFLPO)。
CLKDET 是為一個(gè)針對(duì)外部提供的時(shí)鐘信號(hào) (OSCIN) 的監(jiān)控電路。 在OSCIN 頻率下降到低于一個(gè)頻率窗口的情況下，CLKDET 在全局狀態(tài)寄存器中標(biāo)記這個(gè)情況（GLBSTAT 位 0：振蕩器故障 (OSC FAIL)）并且將所有由 OSCIN 供源的時(shí)鐘域切換至HFLPO 時(shí)鐘（跛行模式時(shí)鐘）。
有效 OSCIN 頻率范圍被定義為：fHFLPO/4<fOSCIN<fHFLPO*4。
5.6.1 時(shí)鐘監(jiān)視時(shí)序
有關(guān) LPO 和時(shí)鐘檢測(cè)的更多信息，請(qǐng)參考Table 5-10。
Figure 5-8 LPO 和時(shí)鐘檢測(cè)，未修整的 HFLPO
5.6.2 外部時(shí)鐘 (ECLK) 輸出功能
ECLK 引腳可被配置為輸出一個(gè)預(yù)分頻時(shí)鐘信號(hào)，此信號(hào)表示一個(gè)內(nèi)部器件時(shí)鐘。 這個(gè)輸出可被外部監(jiān)視為一個(gè)安全診斷。
5.6.3 雙時(shí)鐘比較器
雙時(shí)鐘比較器 (DCC) 模塊通過(guò)計(jì)數(shù)兩個(gè)獨(dú)立時(shí)鐘源（計(jì)數(shù)器 0 和計(jì)數(shù)器 1）的脈沖數(shù)來(lái)確定所選時(shí)鐘源的準(zhǔn)確性。 如果一個(gè)時(shí)鐘在技術(shù)參數(shù)之外，那么就生成一個(gè)錯(cuò)誤信號(hào)。 例如，DCC 可被配置為使用 CLK10M 作為基準(zhǔn)時(shí)鐘（用于計(jì)數(shù)器 0），而 VCLK 作為“測(cè)試中的時(shí)鐘”（用于計(jì)數(shù)器 1）。 這個(gè)配置使得 DCC 能夠在 VCLK 正在使用 PLL輸出作為其時(shí)鐘源的時(shí)候監(jiān)視 PLL 輸出時(shí)鐘。
這個(gè)模塊的一個(gè)另外的用途是測(cè)量一個(gè)可選時(shí)鐘源的頻率，方法是使用輸入時(shí)鐘作為一個(gè)基準(zhǔn)，通過(guò)計(jì)算兩個(gè)獨(dú)立時(shí)鐘源的脈沖來(lái)測(cè)量。 計(jì)數(shù)器 0 在一個(gè)預(yù)先設(shè)定的脈沖數(shù)量之后生成一個(gè)定寬計(jì)數(shù)窗口。 計(jì)數(shù)器 1 在一個(gè)預(yù)先設(shè)定的脈沖數(shù)量之后生成一個(gè)定寬脈沖（1 個(gè)周期）。 如果計(jì)數(shù)器 1 在由計(jì)數(shù)器 0 生成的計(jì)數(shù)窗口內(nèi)沒(méi)有達(dá)到 0， 那么這個(gè)脈沖被設(shè)定為一個(gè)錯(cuò)誤信號(hào)。
5.6.3.1 特性
- 將兩個(gè)不同的時(shí)鐘源作為到兩個(gè)獨(dú)立計(jì)數(shù)器塊的輸入。
- 時(shí)鐘源中的一個(gè)為已知正常，或基準(zhǔn)時(shí)鐘；第二個(gè)時(shí)鐘源是“測(cè)試中的時(shí)鐘。”
- 每個(gè)計(jì)數(shù)器可使用初始的，或者種子值進(jìn)行編程。
- 計(jì)數(shù)器塊同時(shí)從它們的種子值開(kāi)始倒計(jì)數(shù)；與針對(duì)測(cè)試中時(shí)鐘的預(yù)計(jì)頻率的不匹配將生成一個(gè)錯(cuò)誤信號(hào)，此信號(hào)被用于中斷 CPU。
5.6.3.2 DCC 時(shí)鐘源中斷的映射
Table 5-14 DCC 計(jì)數(shù)器 0 時(shí)鐘源
| 測(cè)試模式 | 時(shí)鐘源 [3:0] | 時(shí)鐘名稱 |
|---|---|---|
| 0 | 其它 | 振蕩器 (OSCIN) |
| 0x5 | 高頻 LPO | |
| 0xA | 測(cè)試時(shí)鐘 (TCK) | |
| 1 | X | VCLK |
Table 5-15 DCC 計(jì)數(shù)器 1 時(shí)鐘源
| 測(cè)試模式 | 鍵 [3:0] | 時(shí)鐘源 [3:0] | 時(shí)鐘名稱 |
|---|---|---|---|
| 0 | 其它 | - | N2HET[31] |
| 0x0 | 主 PLL自由運(yùn)行時(shí)鐘輸出 | ||
| 0x1 | 不可用 | ||
| 0x2 | 低頻LPO | ||
| 0xA | 0x3 | 高頻 LPO | |
| 0x4 | 閃存 HD 泵振蕩器 | ||
| 0x5 | EXTCLKIN | ||
| 0x6 | 不可用 | ||
| 0x7 | 環(huán)形振蕩器 | ||
| 0x8-0xF | VCLK | ||
| 1 | X | X | HCLK |
5.7 去毛刺脈沖濾波器
一個(gè)毛刺脈沖濾波器出現(xiàn)在以下信號(hào)上。
Table 5-16 毛刺脈沖濾波器時(shí)序技術(shù)規(guī)格
| 引腳 | 參數(shù) | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| nPORRST | tf(nPORRST) |
濾波時(shí)間 nPORRST 引腳； 小于 MIN 的脈沖將被濾除掉，大于 MAX 的脈沖將生成一個(gè)復(fù)位(1) |
475 | 2000 | ns |
| nRST | tf(nRST) |
濾波器時(shí)間 nRST 引腳。 小于 MIN 的脈沖將被濾除掉，大于 MAX 的脈沖將生成一個(gè)復(fù)位 |
475 | 2000 | ns |
| TEST | tf（測(cè)試） |
濾波器時(shí)間 TEST 引腳。 小于 MIN 的脈沖將被濾除掉，大于 MAX 的脈沖將通過(guò) |
475 | 2000 | ns |
5.8 器件存儲(chǔ)器映射
5.8.1 存儲(chǔ)器映射圖
Figure 5-9顯示了器件存儲(chǔ)器映射。
Figure 5-9 RM41232 存儲(chǔ)器映射
在所有配置中的閃存存儲(chǔ)器被鏡像來(lái)支持 ECC 邏輯測(cè)試。 被鏡像的閃存映像的基地址為 0x2000 0000。
5.8.2 存儲(chǔ)器映射表
請(qǐng)參閱Figure 1-1給出的器件互連方框圖。
Table 5-17 器件存儲(chǔ)器映射
| 模塊名稱 | 幀芯片選擇 | 地址范圍 | 幀大小 | 實(shí)際大小 | 對(duì)幀內(nèi)未實(shí)現(xiàn)位置的訪問(wèn)的響應(yīng) | |
|---|---|---|---|---|---|---|
| 啟動(dòng) (START) | 結(jié)束 (END) | |||||
| 緊耦合至 ARM Cortex-R4 CPU 的存儲(chǔ)器 | ||||||
| TCM閃存 | CS0 | 0x0000_0000 | 0x00FF_FFFF | 16MB | 128KB | 異常中斷 |
| TCM RAM + RAMECC | CSRAM0 | 0x0800_0000 | 0x0BFF_3FFF | 64MB | 32KB | |
| 被鏡像的閃存 | 閃存鏡像幀 | 0x2000_0000 | 0x20FF_FFFF | 16MB | 128KB | |
| 閃存模塊總線 2 接口 | ||||||
| 用戶一次性可編程 (OTP)，TCM 閃存組 | 0xF000_0000 | 0xF000_07FF | 64KB | 2KB | 異常中斷 | |
| 用戶 OTP，EEPROM 組 | 0xF000_E000 | 0xF000_E3FF | 1KB | |||
| 用戶 OTP-ECC，TCM 閃存組 | 0xF004_0000 | 0xF004_00FF | 8KB | 256B | ||
| 用戶 OTP–ECC，EEPROM 組 | 0xF004_1C00 | 0xF004_1C7F | 128B | |||
| TI OTP，TCM 閃存組 | 0xF008_0000 | 0xF008_07FF | 64KB | 2KB | ||
| TI OTP，EEPROM 組 | 0xF008_E000 | 0xF008_E3FF | 1KB | |||
| TI OTP-ECC，TCM 閃存組 | 0xF00C_0000 | 0xF00C_00FF | 8KB | 256B | ||
| TI OTP–ECC，EEPROM 組 | 0xF00C_1C00 | 0xF00C_1C7F | 128B | |||
| EEPROM 組–ECC | 0xF010_0000 | 0xF010_07FF | 256KB | 2KB | ||
| EEPROM 組 | 0xF020_0000 | 0xF020_3FFF | 2MB | 16KB | ||
| 閃存數(shù)據(jù)空間 ECC | 0xF040_0000 | 0xF040_DFFF | 1MB | 48 KB | ||
| 循環(huán)冗余校驗(yàn) (CRC) 模塊寄存器 | ||||||
| CRC | CRC幀 | 0xFE00_0000 | 0xFEFF_FFFF | 16MB | 512B | 對(duì) 0x200 以上的訪問(wèn)生成異常中斷。 |
| 外設(shè)存儲(chǔ)器 | ||||||
| MIBSPI1 RAM | PCS[7] | 0xFF0E_0000 | 0xFF0F_FFFF | 128KB | 2KB | 針對(duì) 2KB 以上訪問(wèn)的異常中斷 |
| DCAN2 RAM | PCS[14] | 0xFF1C_0000 | 0xFF1D_FFFF | 128KB | 2KB | 到偏移低于 0x7FF 的未實(shí)現(xiàn)地址的內(nèi)存連續(xù)訪問(wèn) 偏移 0x800 之上的訪問(wèn)生成的異常中斷。 |
| DCAN1 RAM | PCS[15] | 0xFF1E_0000 | 0xFF1F_FFFF | 128KB | 2KB | 到偏移低于 0x7FF 的未實(shí)現(xiàn)地址的內(nèi)存連續(xù)訪問(wèn) 偏移 0x800 之上的訪問(wèn)生成的異常中斷。 |
| MIBADCRAM | PCS[31] | 0xFF3E_0000 | 0xFF3F_FFFF | 128KB | 8KB | 到偏移低于 0x1FFF 的未實(shí)現(xiàn)地址的內(nèi)存連續(xù)訪問(wèn)。 |
| MIBADC 查詢表 | 384 字節(jié) | 針對(duì) ADC 包裝程序的查詢表。 開(kāi)始于偏移量 0x2000 且結(jié)束于 0x217F。 針對(duì)偏移 0x180 和 0x3FFF 間訪問(wèn)的內(nèi)存連續(xù) 針對(duì) x4000 之上的訪問(wèn)生成的異常中斷 | ||||
| N2HETRAM | PCS[35] | 0xFF46_0000 | 0xFF47_FFFF | 128KB | 16KB | 到偏移低于 0x3FFF 的未實(shí)現(xiàn)地址的內(nèi)存連續(xù)訪問(wèn)。 0x3FFF 之上的訪問(wèn)生成的異常中斷。 |
| HTU RAM | PCS[39] | 0xFF4E_0000 | 0xFF4F_FFFF | 128KB | 1KB | 異常中斷 |
| 調(diào)試組件 | ||||||
| CoreSight 調(diào)試 ROM | CSCS0 | 0xFFA0_0000 | 0xFFA0_0FFF | 4KB | 4KB | 讀取返回 0，寫(xiě)入無(wú)影響 |
| Cortex-R4 調(diào)試 | CSCS1 | 0xFFA0_1000 | 0xFFA0_1FFF | 4KB | 4KB | 讀取返回 0，寫(xiě)入無(wú)影響 |
| 外設(shè)控制寄存器 | ||||||
| HTU | PS[22] | 0xFFF7_A400 | 0xFFF7_A4FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| N2HET | PS[17] | 0xFFF7_B800 | 0xFFF7_B8FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| GIO | PS[16] | 0xFFF7_BC00 | 0xFFF7_BCFF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| MIBADC | PS [15] | 0xFFF7_C000 | 0xFFF7_C1FF | 512B | 512B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| DCAN1 | PS[8] | 0xFFF7_DC00 | 0xFFF7_DDFF | 512B | 512B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| DCAN2 | PS[8] | 0xFFF7_DE00 | 0xFFF7_DFFF | 512B | 512B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| LIN | PS[6] | 0xFFF7_E400 | 0xFFF7_E4FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| MibSPI1 | PS[2] | 0xFFF7_F400 | 0xFFF7_F5FF | 512B | 512B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| SPI2 | PS[2] | 0xFFF7_F600 | 0xFFF7_F7FF | 512B | 512B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| SPI3 | PS[1] | 0xFFF7_F800 | 0xFFF7_F9FF | 512B | 512B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| EQEP | PS[25] | 0xFFF7_9900 | 0xFFF7_99FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| EQEP（鏡像） | PS2[25] | 0xFCF7_9900 | 0xFCF7_99FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| 系統(tǒng)模塊控制寄存器和存儲(chǔ)器 | ||||||
| VIM RAM | PPCS2 | 0xFFF8_2000 | 0xFFF8_2FFF | 4KB | 1KB | 到偏移低于 0x3FF 的未實(shí)現(xiàn)地址的內(nèi)存連續(xù)訪問(wèn) 0x3FF 以上的訪問(wèn)將被忽略。 |
| 閃存包裝程序 | PPCS7 | 0xFFF8_7000 | 0xFFF8_7FFF | 4KB | 4KB | 異常中斷 |
| 熔絲組控制器 | PPCS12 | 0xFFF8_C000 | 0xFFF8_CFFF | 4KB | 4KB | 異常中斷 |
| PCR 寄存器 | PPS0 | 0xFFFF_E000 | 0xFFFF_E0FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| 系統(tǒng)模塊-幀 2（請(qǐng)參見(jiàn)器件 TRM） | PPS0 | 0xFFFF_E100 | 0xFFFF_E1FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| PBIST | PPS1 | 0xFFFF_E400 | 0xFFFF_E5FF | 512B | 512B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| STC | PPS1 | 0xFFFF_E600 | 0xFFFF_E6FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| IOMM 復(fù)用控制模塊 | PPS2 | 0xFFFF_EA00 | 0xFFFF_EBFF | 512B | 512B | 如果被啟用，會(huì)產(chǎn)生地址錯(cuò)誤中斷。 |
| DCC | PPS3 | 0xFFFF_EC00 | 0xFFFF_ECFF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| ESM | PPS5 | 0xFFFF_F500 | 0xFFFF_F5FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| CCMR4 | PPS5 | 0xFFFF_F600 | 0xFFFF_F6FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| RAM ECC 偶數(shù) | PPS6 | 0xFFFF_F800 | 0xFFFF_F8FF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| RAM ECC 奇數(shù) | PPS6 | 0xFFFF_F900 | 0xFFFF_F900 | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| RTI+DWWD | PPS7 | 0xFFFF_FC00 | 0xFFFF_FCFF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| VIM 奇偶校驗(yàn) | PPS7 | 0xFFFF_FD00 | 0xFFFF_FDFF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| VIM | PPS7 | 0xFFFF_FE00 | 0xFFFF_FEFF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
| 系統(tǒng)模塊-幀 1（請(qǐng)參見(jiàn)器件 TRM） | PPS7 | 0xFFFF_FF00 | 0xFFFF_FFFF | 256B | 256B | 讀取返回 0，寫(xiě)入無(wú)影響 |
5.8.3 主器件/從器件訪問(wèn)權(quán)限
下面的表格中列出了器件上每個(gè)總線主控的訪問(wèn)許可。 一個(gè)總線主控是一個(gè)能夠在器件上啟動(dòng)一個(gè)讀取或?qū)懭氩僮鞯哪K。
表中列出了主互連上的每個(gè)受控模塊。 一個(gè)“支持”表示列于“主控”列的模塊能夠訪問(wèn)受控模塊。
Table 5-18 主器件/從器件訪問(wèn)矩陣
| 主器件 | 訪問(wèn)模式 | 主 SCR 上的從器件 | |||
|---|---|---|---|---|---|
| 閃存模塊總線 2 接口： OTP，ECC，EEPROM 組 |
到程序閃存和 CPU 數(shù)據(jù) RAM 的非 CPU 訪問(wèn) | CRC | 外設(shè)控制寄存器，所有外設(shè)寄存器，以及所有系統(tǒng)模塊控制寄存器和存儲(chǔ)器 | ||
| CPU 讀取 | 用戶/權(quán)限 | 是 | 是 | 是 | 是 |
| CPU 寫(xiě)入 | 用戶/權(quán)限 | 否 | 是 | 是 | 是 |
| HTU | 權(quán)限 | 否 | 是 | 是 | 是 |
5.9 閃存存儲(chǔ)器
5.9.1 閃存存儲(chǔ)器配置
閃存組：一個(gè)獨(dú)立邏輯塊，可能包含 1 至 16 個(gè)扇區(qū)。 每個(gè)閃存組通常有一個(gè)用戶 OTP 和一個(gè) TI-OTP 區(qū)域。 這些閃存扇區(qū)共用輸入/輸出緩沖器、數(shù)據(jù)路徑、感測(cè)放大器、和控制邏輯。
閃存扇區(qū)：閃存存儲(chǔ)器的一個(gè)連續(xù)區(qū)域，由于物理結(jié)構(gòu)限制，此區(qū)域必須被同時(shí)擦除。
閃存泵：一個(gè)生成讀取、編程、或擦除閃存組全部所需電壓的電荷泵。
閃存模塊：主機(jī) CPU 和閃存組以及泵模塊將所需的接口電路。
注意：0x0002_0000 到 0x0003_FFFF 的內(nèi)存區(qū)域本身無(wú)法防止推測(cè)取數(shù)據(jù)或失控代碼造成 nERROR 引腳翻轉(zhuǎn)。 必須使用 MPU 區(qū)域來(lái)限制只能訪問(wèn) ATCM 空間的前 128KB (0x0000_0000-0x0001_FFFF)。 此外，應(yīng)使用閃存 API 版本 02.01.01 或更高版本對(duì)本器件的閃存進(jìn)行編程或擦除。
Table 5-19 閃存存儲(chǔ)器組和扇區(qū)
| 存儲(chǔ)器陣列（或組） | 塊 編號(hào) |
扇區(qū) 編號(hào) |
線段 | 低地址 | 高地址 |
|---|---|---|---|---|---|
| 組 0（128K 字節(jié)）(1) | 0 | 0 | 8K 字節(jié) | 0x0000_0000 | 0x0000_1FFF |
| 1 | 8K 字節(jié) | 0x0000_2000 | 0x0000_3FFF | ||
| 2 | 8K 字節(jié) | 0x0000_4000 | 0x0000_5FFF | ||
| 3 | 8K 字節(jié) | 0x0000_6000 | 0x0000_7FFF | ||
| 4 | 8K 字節(jié) | 0x0000_8000 | 0x0000_9FFF | ||
| 5 | 8K 字節(jié) | 0x0000_A000 | 0x0000_BFFF | ||
| 6 | 8K 字節(jié) | 0x0000_C000 | 0x0000_DFFF | ||
| 7 | 8K 字節(jié) | 0x0000_E000 | 0x0000_FFFF | ||
| 8 | 8K 字節(jié) | 0x0001_0000 | 0x0001_1FFF | ||
| 9 | 8K 字節(jié) | 0x0001_2000 | 0x0001_3FFF | ||
| 10 | 8K 字節(jié) | 0x0001_4000 | 0x0001_5FFF | ||
| 11 | 8K 字節(jié) | 0x0001_6000 | 0x0001_7FFF | ||
| 12 | 32K 字節(jié) | 0x0001_8000 | 0x0001_FFFF | ||
| 組 7 (16kB) 用于 EEPROM 仿真(2)(3) | 0 | 0 | 4K 字節(jié) | 0xF020_0000 | 0xF020_0FFF |
| 1 | 1 | 4K 字節(jié) | 0xF020_1000 | 0xF020_1FFF | |
| 2 | 2 | 4K 字節(jié) | 0xF020_2000 | 0xF020_2FFF | |
| 3 | 3 | 4K 字節(jié) | 0xF020_3000 | 0xF020_3FFF |
5.9.2 閃存模塊的主要特性
- 支持多個(gè)閃存組的編程和/或數(shù)據(jù)存儲(chǔ)
- 在讀取訪問(wèn)一個(gè)組的同時(shí)在其它組上執(zhí)行編程或者擦除操作
- 集成的狀態(tài)機(jī)時(shí)閃存擦除和編程操作自動(dòng)進(jìn)行
- 閃存編程和擦除操作的軟件界面
- 管線模式運(yùn)行以提升指令訪問(wèn)接口帶寬
- 支持 Cortex-R4 CPU 內(nèi)的單糾錯(cuò)雙糾錯(cuò) (SECDED) 塊
- 錯(cuò)誤地址被捕捉用于主機(jī)系統(tǒng)調(diào)試
- 支持豐富的診斷特性集
5.9.3 針對(duì)閃存訪問(wèn)的 ECC 保護(hù)
所有到程序閃存存儲(chǔ)器的訪問(wèn)受到 CPU 內(nèi)嵌的單糾錯(cuò)雙糾錯(cuò) (SECDED) 邏輯的保護(hù)。 針對(duì) 64 位指令或者從閃存存儲(chǔ)器的取數(shù)據(jù)，閃存模塊提供 8 位ECC 代碼。 根據(jù)接收到的 64 位，CPU 計(jì)算出預(yù)計(jì)的 ECC 代碼，并且將此代碼與閃存模塊返回的 ECC 代碼相比較。 一個(gè)單位錯(cuò)誤是由 CPU 糾正和標(biāo)記的，但只標(biāo)記一個(gè)多位錯(cuò)誤。 CPU 通過(guò)其事件總線發(fā)出一個(gè) ECC 錯(cuò)誤。 這個(gè)信令機(jī)制缺省情況下并不被啟用，并且必須通過(guò)將性能監(jiān)視控制寄存器，c9 的 'X' 位置位來(lái)啟用。
MRC p15,#0,r1,c9,c12,#0 ;Enabling Event monitor statesORR r1, r1, #0x00000010MCR p15,#0,r1,c9,c12,#0 ;Set 4th bit (‘X’) of PMNC registerMRC p15,#0,r1,c9,c12,#0
應(yīng)用必須明確地啟用 CPU 的 ECC 校驗(yàn)對(duì)CPU ATCM 和 BTCM 接口上的訪問(wèn)進(jìn)行檢查。 這些分別被連接到程序閃存和數(shù)據(jù) RAM。 可通過(guò)將系統(tǒng)控制協(xié)處理器的輔助控制寄存器，c1 的 B1TCMPCEN，B0TCMPCEN 和 ATCMPCEN 位置位來(lái)完成對(duì)這些接口的 ECC 檢查。
MRC p15, #0, r1, c1, c0, #1ORR r1, r1, #0x0e000000 ;Enable ECC checking for ATCM and BTCMsDMBMCR p15, #0, r1, c1, c0, #1
5.9.4 閃存訪問(wèn)速度
有關(guān)閃存存儲(chǔ)器訪問(wèn)速度和所需相關(guān)等待狀態(tài)的信息，請(qǐng)參見(jiàn)Section 4.6。
5.10 程序閃存的閃存編程和擦除時(shí)序
Table 5-20 程序閃存的時(shí)序規(guī)格
| 參數(shù) | 最小值 | 標(biāo)稱值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|---|
| tprog（144 位） | 寬字（144 位）編程時(shí)間 | 40 | 300 | µs | ||
| tprog（總） | 384k 字節(jié)編程時(shí)間(1) | -40°C 至 105°C | 4 | s | ||
| 對(duì)于頭 25 個(gè)周期，0°C 至 60°C | 1 | 2 | s | |||
| t擦除 | 扇區(qū)/組擦除時(shí)間(2) | -40°C 至 105°C | 0.30 | 4 | s | |
| 對(duì)于頭 25 個(gè)周期，0°C 至 60°C | 16 | 100 | ms | |||
| twec | 具有 15 年數(shù)據(jù)保持要求的寫(xiě)入/擦除周期 | -40°C 至 105°C | 1000 | 周期 | ||
5.11 閃存編程和擦除時(shí)序數(shù)據(jù)閃存
Table 5-21 數(shù)據(jù)閃存的時(shí)序規(guī)格
| 參數(shù) | 最小值 | 標(biāo)稱值 | 最大值 | 單位 | ||
|---|---|---|---|---|---|---|
| tprog (72 位) | 寬字（72 位）編程時(shí)間 | 47 | 300 | µs | ||
| tprog（總） | 16K 字節(jié)編程時(shí)間(1) | -40°C 至 105°C | 330 | ms | ||
| 對(duì)于頭 25 個(gè)周期，0°C 至 60°C | 100 | 165 | ms | |||
| t擦除 | 扇區(qū)/組擦除時(shí)間(2) | -40°C 至 105°C | 0.200 | 8 | s | |
| 對(duì)于頭 25 個(gè)周期，0°C 至 60°C | 14 | 100 | ms | |||
| twec | 具有 15 年數(shù)據(jù)保持要求的寫(xiě)入/擦除周期 | -40°C 至 105°C | 100000 | 周期 | ||
5.12 緊耦合 RAM 接口模塊
Figure 5-10 圖示了緊耦合 RAM (TCRAM) 到 Cortex-R4 CPU 的連接。
Figure 5-10 TCRAM 方框圖
5.12.1 特性
緊耦合 RAM (TCRAM) 模塊的特性有：
- 用作 Cortex-R4 CPU 的 BTCM 接口的從器件
- 通過(guò)提供 64 位數(shù)據(jù)和 8 位 ECC 代碼來(lái)支持 CPU 內(nèi)部 ECC 機(jī)制
- 監(jiān)視 CPU 事件總線并生成單或雙錯(cuò)誤中斷
- 存儲(chǔ)針對(duì)單和多位錯(cuò)誤的地址
- 通過(guò)支持地址總線上的奇偶校驗(yàn)來(lái)提供 CPU 地址總線完整性檢查
- 執(zhí)行針對(duì) RAM 組芯片選擇和 ECC 選擇生成邏輯的冗余地址解碼
- 通過(guò)執(zhí)行兩個(gè) 36 位寬字節(jié)交叉 RAM 組并且生成到兩個(gè)組的獨(dú)立的 RAM 訪問(wèn)控制信號(hào)來(lái)提供針對(duì) RAM 增強(qiáng)型安全性。
- 支持 RAM 組連同 ECC 位的自動(dòng)初始化。
- 不支持位元 RAM訪問(wèn)
5.12.2 TCRAMW ECC 支持
針對(duì) Cortex-R4 CPU 從 RAM 讀取的每個(gè)數(shù)據(jù)，TCRAMW 傳遞 ECC 代碼。 它還在 CPU 進(jìn)行到RAM 的寫(xiě)入操作時(shí)將 CPU ECC 端口內(nèi)容存儲(chǔ)在 ECC RAM 中。 TCRAMW 監(jiān)視 CPU 事件總線并且為寄存器指示單/多位錯(cuò)誤并且使寄存器識(shí)別導(dǎo)致單或多位錯(cuò)誤的地址。 針對(duì) RAM 訪問(wèn)的事件信令和 ECC 檢查必須在 CPU 內(nèi)部被啟用。
更多信息請(qǐng)參閱器件技術(shù)參考手冊(cè)。
5.13 用于外設(shè) RAM 訪問(wèn)的奇偶校驗(yàn)保護(hù)
對(duì)某些外設(shè) RAM 的訪問(wèn)由偶數(shù)/奇數(shù)校驗(yàn)檢查保護(hù)。 在一個(gè)讀取訪問(wèn)期間，根據(jù)從外設(shè) RAM 中讀取的數(shù)據(jù)計(jì)算奇偶校驗(yàn)并且將其與存儲(chǔ)在針對(duì)那個(gè)外設(shè)的奇偶校驗(yàn) RAM 中的正確奇偶校驗(yàn)值相比較。 如果有任一字使奇偶校驗(yàn)檢查失敗，模塊將生成一個(gè)被映射到錯(cuò)誤信令模塊的奇偶校驗(yàn)錯(cuò)誤信號(hào)。 此模塊還捕捉導(dǎo)致奇偶校驗(yàn)錯(cuò)誤的外設(shè) RAM 地址。
缺省情況下，針對(duì)外設(shè) RAM 的奇偶校驗(yàn)保護(hù)并不啟用，而必須由應(yīng)用啟用。 每個(gè)獨(dú)立的外設(shè)包含控制寄存器來(lái)啟用針對(duì)到它的 RAM 訪問(wèn)的奇偶校驗(yàn)保護(hù)。
NOTE
CPU 讀取訪問(wèn)從外設(shè)獲得真實(shí)的數(shù)據(jù)。 應(yīng)用可以選擇在一個(gè)外設(shè) RAM 奇偶校驗(yàn)錯(cuò)誤被檢測(cè)到時(shí)生成一個(gè)中斷。
5.14 片載 SRAM 初始化和測(cè)試
5.14.1 使用 PBIST 的片載 SRAM 自檢
5.14.1.1 特性
- 擴(kuò)展指令集以支持不同的存儲(chǔ)器測(cè)試算法
- 基于 ROM 的算法使得應(yīng)用能夠運(yùn)行 TI生產(chǎn)級(jí)存儲(chǔ)器測(cè)試
- 所有片載 SRAM 的獨(dú)立測(cè)試
5.14.1.2 PBIST RAM 組
Table 5-22 PBIST RAM 分組
| 內(nèi)存 | RAM 組 | 測(cè)試時(shí)鐘 | 存儲(chǔ)器類型 | 測(cè)試模式（算法） | |||
|---|---|---|---|---|---|---|---|
| 三倍讀取 慢速讀取 |
三倍讀取 快速讀取 |
March 13N 算法(1)
兩個(gè)端口（周期） |
March 13N 算法(1)
單端口（周期） |
||||
| ALGO MASK 0x1 | ALGO MASK 0x2 | ALGO MASK 0x4 | ALGOMASK 0x8 | ||||
| PBIST_ROM | 1 | ROMCLK | ROM | X | X | ||
| STC_ROM | 2 | ROMCLK | ROM | X | X | ||
| DCAN1 | 3 | VCLK | 雙端口 | 12720 | |||
| DCAN2 | 4 | VCLK | 雙端口 | 6480 | |||
| ESRAM1 | 6 | HCLK | 單端口 | 133160 | |||
| MIBSPI1 | 7 | VCLK | 雙端口 | 33440 | |||
| VIM | 10 | VCLK | 雙端口 | 12560 | |||
| MIBADC | 11 | VCLK | 雙端口 | 4200 | |||
| N2HET1 | 13 | VCLK | 雙端口 | 25440 | |||
| HTU1 | 14 | VCLK | 雙端口 | 6480 | |||
PBIST ROM 時(shí)鐘可由 HCLK 分頻得到。 通過(guò)編輯地址 0xFFFFFF58 上存儲(chǔ)器自檢全局控制寄存器 (MSTGCR) 的ROM_DIV 字段來(lái)選擇此分頻器。
5.14.2 片載 SRAM 自動(dòng)初始化
這個(gè)微控制器允許通過(guò)系統(tǒng)模塊中的存儲(chǔ)器硬件初始化機(jī)制來(lái)初始化某些片載存儲(chǔ)器。 這個(gè)硬件機(jī)制使得一個(gè)應(yīng)用能夠根據(jù)存儲(chǔ)器陣列的錯(cuò)誤檢測(cè)機(jī)制（偶數(shù)/奇數(shù)奇偶校驗(yàn)或 ECC）來(lái)將帶有錯(cuò)誤檢測(cè)功能的存儲(chǔ)器陣列設(shè)定為一個(gè)已知狀態(tài)。
MINITGCR 寄存器啟用內(nèi)存初始化序列，并在 MSINENA 寄存器選擇要初始化的內(nèi)存。
有關(guān)這些寄存器的更多信息請(qǐng)參閱《器件技術(shù)參考手冊(cè)》。
不同片載存儲(chǔ)器到 MSINENA寄存器特定位的映射顯示在Table 5-23中。
Table 5-23 存儲(chǔ)器初始化
| 連接模塊 | 地址范圍 | MSINENA 寄存器位號(hào)(1) | |
|---|---|---|---|
| 基址 | 結(jié)束地址 | ||
| RAM | 0x08000000 | 0x08007FFF | 0 |
| MIBSPI1 RAM | 0xFF0E0000 | 0xFF0FFFFF | 7(2) |
| DCAN2 RAM | 0xFF1C0000 | 0xFF1DFFFF | 6 |
| DCAN1 RAM | 0xFF1E0000 | 0xFF1FFFFF | 5 |
| MIBADCRAM | 0xFF3E0000 | 0xFF3FFFFF | 8 |
| N2HETRAM | 0xFF460000 | 0xFF47FFFF | 3 |
| HTU RAM | 0xFF4E0000 | 0xFF4FFFFF | 4 |
| VIM RAM | 0xFFF82000 | 0xFFF82FFF | 2 |
5.15 矢量中斷管理器
矢量中斷管理器 (VIM) 為器件上的許多中斷源進(jìn)行優(yōu)先級(jí)排序以及控制這些中斷源提供了硬件支持。 中斷由正常程序執(zhí)行流程以外的事件引起。 這些事件通常要求一個(gè)來(lái)自中央處理單元 (CPU) 的及時(shí)的響應(yīng)；因此，當(dāng)一個(gè)中斷發(fā)生時(shí)，CPU 從正常程序流程切換至中斷處理例程 (ISR)。
5.15.1 VIM 特性
VIM 模塊有下列特性：
- 支持 96 個(gè)中斷通道。
- 提供可編程優(yōu)先級(jí)和針對(duì)中斷請(qǐng)求線路的使能。
- 提供一個(gè)針對(duì)最快速 IRQ 調(diào)度的直接硬件調(diào)度機(jī)制。
- 當(dāng) CPU VIC 端口未被使用時(shí)提供兩個(gè)軟件調(diào)度機(jī)制。
- 索引中斷
- 寄存器矢量化中斷
- 由奇偶校驗(yàn)保護(hù)的矢量中斷表預(yù)防軟件錯(cuò)誤。
5.15.2 中斷請(qǐng)求分配
Table 5-24 中斷請(qǐng)求分配
| 模塊 | 中斷源 | 缺省 VIM 中斷通道 |
|---|---|---|
| ESM | ESM 高級(jí)中斷 (NMI) | 0 |
| 被保留 | 被保留 | 1 |
| RTI | RTI 比較中斷 0 | 2 |
| RTI | RTI 比較中斷 1 | 3 |
| RTI | RTI 比較中斷 2 | 4 |
| RTI | RTI 比較中斷 3 | 5 |
| RTI | RTI 溢出中斷 0 | 6 |
| RTI | RTI 溢出中斷 1 | 7 |
| 被保留 | 被保留 | 8 |
| GIO | GIO 中斷 A | 9 |
| N2HET | NHET2 0 級(jí)中斷 | 10 |
| HTU | HTU 0 級(jí)中斷 | 11 |
| MIBSPI1 | MIBSPI1 0 級(jí)中斷 | 12 |
| LIN | LIN 0 級(jí)中斷 | 13 |
| MIBADC | MIBADC 事件組中斷 | 14 |
| MIBADC | MIBADC sw 組 1 中斷 | 15 |
| DCAN1 | DCAN1 0 級(jí)中斷 | 16 |
| SPI2 | SPI20 級(jí)中斷 | 17 |
| 被保留 | 被保留 | 18 |
| 被保留 | 被保留 | 19 |
| ESM | ESM 低級(jí)中斷 | 20 |
| 系統(tǒng) | 軟件中斷 (SSI) | 21 |
| CPU | PMU 中斷 | 22 |
| GIO | GIO 中斷 B | 23 |
| N2HET | N2HET 1 級(jí)中斷 | 24 |
| HTU | HTU 1 級(jí)中斷 | 25 |
| MIBSPI1 | MIBSPI1 1 級(jí)中斷 | 26 |
| LIN | LIN 1 級(jí)中斷 | 27 |
| MIBADC | MIBADC sw 組 2 中斷 | 28 |
| DCAN1 | DCAN1 1 級(jí)中斷 | 29 |
| SPI2 | SPI21 級(jí)中斷 | 30 |
| MIBADC | MIBADC 量級(jí)比較中斷 | 31 |
| 被保留 | 被保留 | 32-34 |
| DCAN2 | DCAN2 0 級(jí)中斷 | 35 |
| 被保留 | 被保留 | 36 |
| SPI3 | SPI3 0 級(jí)中斷 | 37 |
| SPI3 | SPI3 1 級(jí)中斷 | 38 |
| 被保留 | 被保留 | 39-41 |
| DCAN2 | DCAN2 1 級(jí)中斷 | 42 |
| 被保留 | 被保留 | 43-60 |
| FMC | FSM_DONE 中斷 | 61 |
| 被保留 | 被保留 | 62-79 |
| HWAG | HWA_INT_REQ_H | 80 |
| 被保留 | 被保留 | 81 |
| DCC | DCC 完成中斷 | 82 |
| 被保留 | 被保留 | 83 |
| eQEPINTn | eQEP中斷 | 84 |
| PBIST | PBIST 完成中斷 | 85 |
| 被保留 | 被保留 | 86-87 |
| HWAG | HWA_INT_REQ_L | 88 |
| 被保留 | 被保留 | 89-95 |
NOTE
VIM RAM 中的地址位置 0x00000000 為幻影中斷 ISR 入口所保留；因此，只可使用請(qǐng)求通道 0..94 并且在 VIMRAM 中偏移 1 個(gè)地址。
5.16 實(shí)時(shí)中斷模塊
實(shí)時(shí)中斷 (RTI) 模塊為操作系統(tǒng)和基準(zhǔn)代碼提供定時(shí)器功能。 RTI 模塊可包含幾個(gè)計(jì)數(shù)器，這些計(jì)數(shù)器定義了調(diào)度操作系統(tǒng)所需的時(shí)基。
定時(shí)器還使得您能夠通過(guò)在所需代碼范圍的開(kāi)始和末尾讀取計(jì)數(shù)器的值并計(jì)算這些值之間的不同來(lái)重構(gòu)代碼的特定區(qū)域。
5.16.1 特性
RTI 模塊有下列特性：
- 兩個(gè)獨(dú)立的 64 位計(jì)數(shù)器塊
- 四個(gè)可配置的比較產(chǎn)生操作系統(tǒng)的時(shí)鐘節(jié)拍。 每個(gè)事件可由計(jì)數(shù)器塊 0 或計(jì)數(shù)器塊 1 驅(qū)動(dòng)。
- 事件的快速啟用/禁用
- 兩個(gè)針對(duì)系統(tǒng)或外設(shè)中斷的時(shí)間戳（捕捉）功能，每個(gè)計(jì)數(shù)器塊一個(gè)
5.16.2 方框圖
Figure 5-11顯示了一個(gè)針對(duì)RTI 模塊內(nèi)部?jī)蓚€(gè) 64 位計(jì)數(shù)器塊的其中一個(gè)的高級(jí)方框圖。 這兩個(gè)計(jì)數(shù)器塊是相同的。
Figure 5-11 計(jì)數(shù)器塊圖
Figure 5-12 比較塊圖
5.16.3 時(shí)鐘源選項(xiàng)
RTI 模塊使用 RTICLK 時(shí)鐘域來(lái)生成 RTI 時(shí)基。
應(yīng)用可通過(guò)配置地址為 0xFFFFFF50 的系統(tǒng)模塊內(nèi)的 RCLKSRC 寄存器來(lái)為 RTICLK 選擇時(shí)鐘源。 RTICLK 缺省時(shí)鐘源為 VCLK。
時(shí)鐘源的更多信息請(qǐng)參考Table 5-8和Table 5-12。
5.17 錯(cuò)誤信令模塊
錯(cuò)誤信令模塊 (ESM) 管理RM4x微控制器上不同的錯(cuò)誤條件。 錯(cuò)誤條件按照分配給它的固定嚴(yán)重等級(jí)被處理。 任何嚴(yán)重的錯(cuò)誤條件可被配置成在一個(gè)被稱為 nERROR 的專用器件引腳上驅(qū)動(dòng)一個(gè)低電平。 這可被用作一個(gè)對(duì)外部監(jiān)視器電路的指示，使此電路將系統(tǒng)置于一個(gè)故障安全模式。
5.17.1 特性
錯(cuò)誤信令模塊的特性為：
- 支持 128 個(gè)中斷/錯(cuò)誤通道，這些通道分成 3 個(gè)不同的組
- 64 個(gè)具有可屏蔽中斷和可配置錯(cuò)誤引腳運(yùn)行方式的通道
- 32 個(gè)錯(cuò)誤通道，這些通道具有不可屏蔽中斷和預(yù)先設(shè)定的錯(cuò)誤引腳運(yùn)行方式
- 32 個(gè)只具有預(yù)先設(shè)定的錯(cuò)誤引腳運(yùn)行方式的通道
- 發(fā)出嚴(yán)重器件故障信號(hào)的錯(cuò)誤引腳
- 用于錯(cuò)誤信號(hào)的可配置時(shí)基
- 錯(cuò)誤強(qiáng)制功能
5.17.2 ESM 通道分配
錯(cuò)誤信令模塊 (ESM) 集成了所有器件錯(cuò)誤條件并將它們按照嚴(yán)重順序分組。 組 1 用于最低嚴(yán)重程度的錯(cuò)誤，而組 3 被用于最高嚴(yán)重程度的錯(cuò)誤。 器件對(duì)每個(gè)錯(cuò)誤的響應(yīng)由它所連接到嚴(yán)重程度組別確定。Table 5-26顯示了針對(duì)每個(gè)組的通道分配。
Table 5-25 ESM 組
| 錯(cuò)誤組 | 中斷特性 | 對(duì)錯(cuò)誤引腳的影響 |
|---|---|---|
| 組 1 | 可屏蔽，低或高優(yōu)先級(jí) | 可配置的 |
| 組 2 | 不可屏蔽的，高 優(yōu)先級(jí) | 固定的 |
| 組 3 | 沒(méi)有中斷被生成 | 固定的 |
Table 5-26 ESM 通道分配
| 錯(cuò)誤源 | 組 | 通道 |
|---|---|---|
| 被保留 | 組 1 | 0 |
| 被保留 | 組 1 | 1 |
| 被保留 | 組 1 | 2 |
| 被保留 | 組 1 | 3 |
| 被保留 | 組 1 | 4 |
| 被保留 | 組 1 | 5 |
| FMC - 可校正的錯(cuò)誤：總線 1 和總線 2 接口（不包括到組 EEPROM 的訪問(wèn)） | 組 1 | 6 |
| N2HET - 奇偶校驗(yàn) | 組 1 | 7 |
| HTU - 奇偶校驗(yàn) | 組 1 | 8 |
| HTU - MPU | 組 1 | 9 |
| PLL - 跳周 | 組 1 | 10 |
| 時(shí)鐘監(jiān)視器 - 中斷 | 組 1 | 11 |
| 被保留 | 組 1 | 12 |
| 被保留 | 組 1 | 13 |
| 被保留 | 組 1 | 14 |
| VIM RAM - 奇偶校驗(yàn) | 組 1 | 15 |
| 被保留 | 組 1 | 16 |
| MibSPI1 - 奇偶校驗(yàn) | 組 1 | 17 |
| 被保留 | 組 1 | 18 |
| MibADC - 奇偶校驗(yàn) | 組 1 | 19 |
| 被保留 | 組 1 | 20 |
| DCAN1 - 奇偶校驗(yàn) | 組 1 | 21 |
| 被保留 | 組 1 | 22 |
| DCAN2 - 奇偶校驗(yàn) | 組 1 | 23 |
| 被保留 | 組 1 | 24 |
| 被保留 | 組 1 | 25 |
| RAM 偶數(shù)組 (B0TCM) - 可糾正的錯(cuò)誤 | 組 1 | 26 |
| CPU - 自檢 | 組 1 | 27 |
| RAM 奇數(shù)組 (B1TCM) - 可糾正的錯(cuò)誤 | 組 1 | 28 |
| 被保留 | 組 1 | 29 |
| DCC-錯(cuò)誤 | 組 1 | 30 |
| CCM - R4 - 自檢 | 組 1 | 31 |
| 被保留 | 組 1 | 32 |
| 被保留 | 組 1 | 33 |
| 被保留 | 組 1 | 34 |
| FMC - 可糾正的錯(cuò)誤（EEPROM 組訪問(wèn)） | 組 1 | 35 |
| FMC - 不可糾正的錯(cuò)誤（EEPROM 組訪問(wèn)） | 組 1 | 36 |
| IOMM - 復(fù)用配置錯(cuò)誤 | 組 1 | 37 |
| 被保留 | 組 1 | 38 |
| 被保留 | 組 1 | 39 |
| 熔絲組-每當(dāng)熔絲組錯(cuò)誤狀態(tài)寄存器中的任何位被置位時(shí)，就會(huì)生成這個(gè)錯(cuò)誤信號(hào)。 每當(dāng)該位被置位以便處理任何電熔絲組的錯(cuò)誤條件時(shí)，該應(yīng)用程序就可以選擇生成和中斷。 | 組 1 | 40 |
| 熔絲組 - 自檢錯(cuò)誤。 當(dāng)該位被置位時(shí)，沒(méi)有必要產(chǎn)生一個(gè)單獨(dú)的中斷。 | 組 1 | 41 |
| 被保留 | 組 1 | 42 |
| 被保留 | 組 1 | 43 |
| 被保留 | 組 1 | 44 |
| 被保留 | 組 1 | 45 |
| 被保留 | 組 1 | 46 |
| 被保留 | 組 1 | 47 |
| 被保留 | 組 1 | 48 |
| 被保留 | 組 1 | 49 |
| 被保留 | 組 1 | 50 |
| 被保留 | 組 1 | 51 |
| 被保留 | 組 1 | 52 |
| 被保留 | 組 1 | 53 |
| 被保留 | 組 1 | 54 |
| 被保留 | 組 1 | 55 |
| 被保留 | 組 1 | 56 |
| 被保留 | 組 1 | 57 |
| 被保留 | 組 1 | 58 |
| 被保留 | 組 1 | 59 |
| 被保留 | 組 1 | 60 |
| 被保留 | 組 1 | 61 |
| 被保留 | 組 1 | 62 |
| 被保留 | 組 1 | 63 |
| 被保留 | 組 2 | 0 |
| 被保留 | 組 2 | 1 |
| CCMR4 - 比較 | 組 2 | 2 |
| 被保留 | 組 2 | 3 |
| FMC - 不可糾正的錯(cuò)誤（總線 1 訪問(wèn)上的地址奇偶校驗(yàn)） | 組 2 | 4 |
| 被保留 | 組 2 | 5 |
| RAM 偶數(shù)組 (B0TCM) - 不可糾正的錯(cuò)誤 | 組 2 | 6 |
| 被保留 | 組 2 | 7 |
| RAM 奇數(shù)組 (B1TCM) - 不可糾正的錯(cuò)誤 | 組 2 | 8 |
| 被保留 | 組 2 | 9 |
| RAM 偶組合 (B0TCM) - 地址總線奇偶校驗(yàn)錯(cuò)誤 | 組 2 | 10 |
| 被保留 | 組 2 | 11 |
| RAM 奇數(shù)組 (B1TCM) - 地址總線奇偶校驗(yàn)錯(cuò)誤 | 組 2 | 12 |
| 被保留 | 組 2 | 13 |
| 被保留 | 組 2 | 14 |
| 被保留 | 組 2 | 15 |
| TCM - ECC 活鎖檢測(cè) | 組 2 | 16 |
| 被保留 | 組 2 | 17 |
| 被保留 | 組 2 | 18 |
| 被保留 | 組 2 | 19 |
| 被保留 | 組 2 | 20 |
| 被保留 | 組 2 | 21 |
| 被保留 | 組 2 | 22 |
| 被保留 | 組 2 | 23 |
| RTI_WWD_NMI | 組 2 | 24 |
| 被保留 | 組 2 | 25 |
| 被保留 | 組 2 | 26 |
| 被保留 | 組 2 | 27 |
| 被保留 | 組 2 | 28 |
| 被保留 | 組 2 | 29 |
| 被保留 | 組 2 | 30 |
| 被保留 | 組 2 | 31 |
| 被保留 | 組 3 | 0 |
| 熔絲組 - 自動(dòng)載入錯(cuò)誤 | 組 3 | 1 |
| 被保留 | 組 3 | 2 |
| RAM 偶數(shù)組 (B0TCM) - ECC 不可糾正的錯(cuò)誤 | 組 3 | 3 |
| 被保留 | 組 3 | 4 |
| RAM 奇數(shù)組 (B1TCM) - ECC 不可糾正的錯(cuò)誤 | 組 3 | 5 |
| 被保留 | 組 3 | 6 |
| FMC - 不可糾正的錯(cuò)誤：總線 1 和總線 2 接口（不包括地址奇偶校驗(yàn)錯(cuò)誤和訪問(wèn)組 EEPROM 時(shí)的錯(cuò)誤） | 組 3 | 7 |
| 被保留 | 組 3 | 8 |
| 被保留 | 組 3 | 9 |
| 被保留 | 組 3 | 10 |
| 被保留 | 組 3 | 11 |
| 被保留 | 組 3 | 12 |
| 被保留 | 組 3 | 13 |
| 被保留 | 組 3 | 14 |
| 被保留 | 組 3 | 15 |
| 被保留 | 組 3 | 16 |
| 被保留 | 組 3 | 17 |
| 被保留 | 組 3 | 18 |
| 被保留 | 組 3 | 19 |
| 被保留 | 組 3 | 20 |
| 被保留 | 組 3 | 21 |
| 被保留 | 組 3 | 22 |
| 被保留 | 組 3 | 23 |
| 被保留 | 組 3 | 24 |
| 被保留 | 組 3 | 25 |
| 被保留 | 組 3 | 26 |
| 被保留 | 組 3 | 27 |
| 被保留 | 組 3 | 28 |
| 被保留 | 組 3 | 29 |
| 被保留 | 組 3 | 30 |
| 被保留 | 組 3 | 31 |
5.18 復(fù)位/異常中斷/錯(cuò)誤狀態(tài)
Table 5-27 復(fù)位/異常中斷/錯(cuò)誤狀態(tài)
| 錯(cuò)誤源 | 系統(tǒng)模式 | 錯(cuò)誤回應(yīng) | ESM 接線， 組.通道 |
|---|---|---|---|
| CPU 處理 | |||
| 精確的寫(xiě)入錯(cuò)誤（NCNB / 強(qiáng)序） | 用戶/權(quán)限 | 精確中止 (CPU) | 不可用 |
| 精確的讀取錯(cuò)誤（NCB / 器件或正常） | 用戶/權(quán)限 | 精確中止 (CPU) | 不可用 |
| 模糊的寫(xiě)入錯(cuò)誤（NCB / 器件或正常） | 用戶/權(quán)限 | 模糊中止（CPU） | 不可用 |
| 無(wú)效指令 | 用戶/權(quán)限 | 未定義指令陷阱 (CPU)(1) | 不可用 |
| MPU 訪問(wèn)沖突 | 用戶/權(quán)限 | 中止（CPU） | 不可用 |
| SRAM | |||
| B0 TCM（奇數(shù)）ECC 單一錯(cuò)誤（可糾正） | 用戶/權(quán)限 | ESM | 1.26 |
| B0 TCM（偶）ECC 雙錯(cuò)誤（不可糾正） | 用戶/權(quán)限 | 中止 (CPU)，ESM => nERROR | 3.3 |
| B0 TCM（偶）無(wú)法更正的錯(cuò)誤（即冗余地址解碼） | 用戶/權(quán)限 | ESM => NMI => nERROR | 2.6 |
| B0 TCM（偶）地址總線奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM => NMI => nERROR | 2.10 |
| B1 TCM（奇數(shù)）單一錯(cuò)誤（可更正） | 用戶/權(quán)限 | ESM | 1.28 |
| B1 TCM（奇數(shù)）雙錯(cuò)誤（不可更正） | 用戶/權(quán)限 | 中止（CPU），ESM => nERROR | 3.5 |
| B1 TCM（奇數(shù)）無(wú)法更正的錯(cuò)誤（即冗余地址解碼） | 用戶/權(quán)限 | ESM => NMI => nERROR | 2.8 |
| B1 TCM（奇數(shù)）地址總線奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM => NMI => nERROR | 2.12 |
| 帶有基于 CPUECC 的閃存 | |||
| FMC 可糾正的錯(cuò)誤 - 總線 1 和總線 2 接口 （不包括對(duì) EEPROM 組的訪問(wèn)） | 用戶/權(quán)限 | ESM | 1.6 |
| FMC 不可糾正的錯(cuò)誤 - 總線 1 訪問(wèn) （不包括地址奇偶校驗(yàn)錯(cuò)誤） |
用戶/權(quán)限 | 中止 (CPU)，ESM => nERROR | 3.7 |
| FMC 不可糾正的錯(cuò)誤 - 總線 2 訪問(wèn) （不包括地址奇偶校驗(yàn)錯(cuò)誤和到組 EEPROM 的訪問(wèn)） |
用戶/特權(quán) | ESM=>nERROR | 3.7 |
| FMC 不可糾正的錯(cuò)誤-總線 1 訪問(wèn)時(shí)的地址奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM => NMI => nERROR | 2.4 |
| FMC 可糾正的錯(cuò)誤 - 到組 EEPROM 的訪問(wèn) | 用戶/權(quán)限 | ESM | 1.35 |
| FMC 不可糾正的錯(cuò)誤 - 到組 EEPROM 的訪問(wèn) | 用戶/權(quán)限 | ESM | 1.36 |
| 高端定時(shí)器傳輸單元 (HTU) | |||
| 具有從器件錯(cuò)誤響應(yīng)的 NCNB（強(qiáng)序）處理 | 用戶/權(quán)限 | 中斷 => VIM | 不可用 |
| 外部的模糊錯(cuò)誤（帶有 ok 響應(yīng)的非法處理） | 用戶/權(quán)限 | 中斷 => VIM | 不可用 |
| 內(nèi)存訪問(wèn)允許違反 | 用戶/權(quán)限 | ESM | 1.9 |
| 內(nèi)存奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.8 |
| N2HET | |||
| 內(nèi)存奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.7 |
| MIBSPI | |||
| MibSPI1 內(nèi)存奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.17 |
| MIBADC | |||
| MibADC 內(nèi)存奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.19 |
| DCAN | |||
| DCAN1 內(nèi)存奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.21 |
| DCAN2 內(nèi)存奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.23 |
| PLL | |||
| PLL 跳周錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.10 |
| 時(shí)鐘監(jiān)視器 | |||
| 時(shí)鐘監(jiān)視器中斷 | 用戶/權(quán)限 | ESM | 1.11 |
| DCC | |||
| DCC 錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.30 |
| CCM-R4 | |||
| 自檢故障 | 用戶/權(quán)限 | ESM | 1.31 |
| 比較故障 | 用戶/權(quán)限 | ESM => NMI => nERROR | 2.2 |
| VIM | |||
| 內(nèi)存奇偶校驗(yàn)錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.15 |
| 電壓監(jiān)控器 | |||
| VMON 超出電壓范圍 | 不可用 | 復(fù)位 | 不可用 |
| CPU 自檢 (LBIST) | |||
| CPU 自檢 (LBIST) 錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.27 |
| 引腳復(fù)用控制 | |||
| 復(fù)用配置錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.37 |
| 熔絲控制器 | |||
| 熔絲控制器自動(dòng)載入錯(cuò)誤 | 用戶/權(quán)限 | ESM=>nERROR | 3.1 |
| 電子熔絲控制器-在錯(cuò)誤狀態(tài)寄存器內(nèi)置位的任何位 | 用戶/權(quán)限 | ESM | 1.40 |
| 電子熔絲控制器自檢錯(cuò)誤 | 用戶/權(quán)限 | ESM | 1.41 |
| 窗口式看門(mén)狗 | |||
| WWD 不可屏蔽的中斷異常 | 不可用 | ESM => NMI => nERROR | 2.24 |
| 錯(cuò)誤 SYSESR 寄存器中反映的錯(cuò)誤 | |||
| 加電復(fù)位 | 不可用 | 復(fù)位 | 不可用 |
| 振蕩器故障 / PLL 跳周(2) | 不可用 | 復(fù)位 | 不可用 |
| 看門(mén)狗異常 | 不可用 | 復(fù)位 | 不可用 |
| CPU 復(fù)位（由 CPUSTC 驅(qū)動(dòng)） | 不可用 | 復(fù)位 | 不可用 |
| 軟件復(fù)位 | 不可用 | 復(fù)位 | 不可用 |
| 外部復(fù)位 | 不可用 | 復(fù)位 | 不可用 |
5.19 數(shù)字窗口式看門(mén)狗
這個(gè)器件包含一個(gè)數(shù)字窗口式看門(mén)狗 (DWWD) 模塊，此模塊防止代碼執(zhí)行失控。
DWWD 模塊使得應(yīng)用能夠配置時(shí)間窗口，在這個(gè)窗口內(nèi) DWWD 模塊要求應(yīng)用來(lái)處理看門(mén)狗。 如果應(yīng)用在這個(gè)窗口之外處理安全裝置，或者根本就沒(méi)有成功處理安全裝置，一個(gè)安全裝置違反就會(huì)發(fā)生。 對(duì)于在一個(gè)安全裝置違反情況下，應(yīng)用程序可以選擇產(chǎn)生一個(gè)系統(tǒng)復(fù)位或一個(gè)到 CPU 的非屏蔽中斷。
缺省情況下，安全裝置被禁用并且必須由應(yīng)用啟用。 一旦被啟用，看門(mén)狗只能在系統(tǒng)復(fù)位時(shí)被禁用。
5.20 調(diào)試子系統(tǒng)
5.20.1 方框圖
器件包含一個(gè) ICEPICK 模塊，允許對(duì)掃描鏈進(jìn)行 JTAG 訪問(wèn)（請(qǐng)參見(jiàn)Figure 5-13）。
Figure 5-13 調(diào)試子系統(tǒng)方框圖
5.20.2 調(diào)試組件內(nèi)存映射
Table 5-28 調(diào)試組件內(nèi)存映射
| 模塊名稱 | 幀芯片 選擇 |
幀地址范圍 | 幀 大小 |
實(shí)際 大小 |
對(duì)幀內(nèi)未實(shí)現(xiàn)位置的訪問(wèn)的響應(yīng) | |
|---|---|---|---|---|---|---|
| 啟動(dòng) (START) | 結(jié)束 (END) | |||||
| CoreSight 調(diào)試ROM | CSCS0 | 0xFFA0_0000 | 0xFFA0_0FFF | 4KB | 4KB | 讀取返回 0，寫(xiě)入無(wú)影響 |
| Cortex-R4 調(diào)試 | CSCS1 | 0xFFA0_1000 | 0xFFA0_1FFF | 4KB | 4KB | 讀取返回 0，寫(xiě)入無(wú)影響 |
5.20.3 JTAG 識(shí)別代碼
該器件的 JTAG ID 代碼是 0x0B97102F。 此代碼與器件 ICEPick 識(shí)別代碼一樣。
5.20.4 調(diào)試 ROM
調(diào)試 ROM 存儲(chǔ)了調(diào)試 APB 總線上組件的位置：
Table 5-29 調(diào)試 ROM 表
| 地址 | 說(shuō)明 | 值 |
|---|---|---|
| 0x000 | 到 Cortex-R4 的指針 | 0x0000 1003 |
| 0x001 | 被保留 | 0x0000 2002 |
| 0x002 | 被保留 | 0x0000 3002 |
| 0x003 | 被保留 | 0x4002 0000 |
| 0x004 | 表尾 | 0x0000 0000 |
5.20.5 JTAG 掃描接口時(shí)序
Table 5-30 JTAG 掃描接口時(shí)序(1)
| 編號(hào) | 參數(shù) | 最小值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| fTCK | TCK 頻率（在 HCLKmax 上） | 12 | MHz | ||
| fRTCK | RTCK 頻率（在 TCKmax 和 HCLKmax 上） | 10 | MHz | ||
| 1 | td(TCK -RTCK) | 延遲時(shí)間, TCK 到 RTCK 的時(shí)間 | 24 | ns | |
| 2 | tsu(TDI/TMS - RTCKr) | 建立時(shí)間，TDI, TMS 在 RTCK 上升 (RTCKr) 前的時(shí)間 | 26 | ns | |
| 3 | th(RTCKr -TDI/TMS) | 保持時(shí)間，TDI，TMS 在 RTCKr 后的時(shí)間 | 0 | ns | |
| 4 | th(RTCKr -TDO) | 保持時(shí)間，TDO 在 RTCKf 后的時(shí)間 | 0 | ns | |
| 5 | td(TCKf-TDO) | 延遲時(shí)間，RTCK 下降 (RTCKf) 后 TDO 的有效時(shí)間 | 12 | ns | |
Figure 5-14 JTAG 時(shí)序
5.20.6 高級(jí) JTAG 安全模塊
這個(gè)器件包含一個(gè)高級(jí) JTAG 安全模塊 (AJSM)。此模塊通過(guò)允許用戶在編程后鎖定器件來(lái)為器件的存儲(chǔ)器內(nèi)容提供最大的安全性。
Figure 5-15 AJSM 解鎖
缺省情況下，器件由一個(gè)在 OTP 地址 0xF0000000 內(nèi)設(shè)定的 128 位可見(jiàn)解鎖代碼來(lái)解鎖。OTP 內(nèi)容與“掃描解鎖”寄存器內(nèi)容進(jìn)行異或 (XOR) 運(yùn)算。 這些 XOR 門(mén)的輸出重新與一組加密內(nèi)部打結(jié)相組合。 這個(gè)組合邏輯輸出與一個(gè)加密硬編碼 128 位值相比較。 一個(gè)解鎖 (UNLOCK) 信號(hào)內(nèi)的匹配信號(hào)被置為有效，這樣此器件現(xiàn)在被解鎖。
用戶可通過(guò)將可見(jiàn)解鎖代碼中至少一個(gè)位從 1 改為 0 來(lái)將器件解鎖。由于可見(jiàn)解鎖代碼被存儲(chǔ)在一次性可編程 (OTP) 閃存區(qū)域內(nèi)，所以不能將這個(gè)位從 0 改為 1。 此外，將所有 128 位改為零不是一個(gè)有效條件并且將永久鎖住器件。
一旦被鎖定，用戶可以通過(guò)掃描一個(gè)適當(dāng)?shù)闹颠M(jìn)入 AJSM 模塊中的“由掃描解鎖”寄存器來(lái)解鎖器件。 被掃描的值是 OTP 內(nèi)容的 XOR，而由掃描解鎖寄存器內(nèi)容得到原始可見(jiàn)解鎖代碼。
由掃描解鎖寄存器只有當(dāng)加電復(fù)位 (nPORRST) 被置為有效時(shí)才復(fù)位。
一個(gè)受保護(hù)器件只允許由 ICEPick 模塊的次級(jí)抽頭 #2 到 AJSM 掃描鏈的 JTAG 訪問(wèn)。 所有其它次級(jí)抽頭、試驗(yàn)抽頭和邊界掃描接口都不能在這個(gè)狀態(tài)下訪問(wèn)。
5.20.7 邊界掃描鏈
為了測(cè)試引腳到引腳兼容性，器件支持與邊界掃描描述語(yǔ)言 (BSDL) 兼容的邊界掃描。 邊界掃描鏈被連接到 ICEPICK 模塊的邊界掃描接口上。
Figure 5-16 邊界掃描實(shí)現(xiàn)（概念圖）
輸入分別由 TDI 和 TDO 串行移入和移出所有邊界掃描緩沖器。